通过对ARM7TDMI体系结构、LPC2000系列ARM、μC/OS-II微小内核分析与程序设计基础的深入学习之后，对嵌入式系统有了清晰的了解。本课件将结合一个具体的实例－－电脑自动打铃器来阐述嵌入式应用系统的工程设计方法。
上传时间： 2013-10-14
上传用户：tom_man2008
采用RFID（射频识别）芯片IA4420设计了一款主动式应答器，主要应用于矿井安全生产管理。其工作中心频率为905 MHz，数据通信的核心部分是印刷偶极子天线，从仿真结果来看：其相对带宽约为40%，增益约为4.236 dB，输入阻抗接近纯电阻 50 Ω，性能参数较好。
上传时间： 2013-11-12
上传用户：caiguoqing
读写器的设计是畜产品可溯源系统的硬件基础和关键技术之一。采用自行设计基于CC1110芯片读写器的方法，该读写器可通过USB接口灵活组成基站式读写器或手持式读写器，大大提高畜产品可溯源系统的兼容性和可移植性。通过读写器的实际测试，得出下列结论：随着数据传输率的减小，通讯距离和信号强度都逐渐增加；采用60 kbps数据传输率，MSK调制方式，540 kHz滤波带宽时，读写器和电子标签可在90 m范围内准确识别。
上传时间： 2013-10-27
上传用户：lchjng
为了对中频PCM信号进行直接解调，提出一种全新的数字化PCM中频解调器的设计方法。在实现过程中，采用大规模的FPGA芯片对位帧同步器进行了融合，便于设备的集成化和小型化。这种新型的中频解调器比传统的基带解调器具有硬件成本低和误码率低等优点。
上传时间： 2013-10-22
上传用户：liaocs77
基于FPGA芯片Stratix II EP2S60F672C4设计了一个适用于宽带数字接收机的带宽可变的数字下变频器（VB-DDC）。该VB-DDC结合传统数字下变频结构与多相滤波结构的优点，实现了对输入中频信号的高效高速处理，同时可以在较大范围内对信号处理带宽灵活配置。硬件调试结果验证了本设计的有效性。
上传时间： 2013-10-13
上传用户：haiya2000
高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高速串并转换器的设计方法和16 路1 :8 串并转换器的实现。结果表明,采用Xilinx Virtex24 的ISERDES 设计的多路串并转换器可以实现800 Mbit/ s 输入信号的串并转换,并且减少了设计复杂度,缩短了开发周期,能满足设计要求。关键词:串并转换;现场可编程逻辑阵列;Xilinx ; ISERDES
上传时间： 2013-11-17
上传用户：hxy200501
虚拟仪器的技术优势在于可由用户自己定义通用仪器系统，且功能灵活，很容易构建，应用面极其广泛。运用LabWindows/CVI开发环境设计了数据播放器。通过UDP通信，手动载入相应的ini文件及数据文件，通过ini文件完成网络通讯、数据变量、数据采样间隔、数据文件格式的配置，采用链表方式管理、维护数据帧的定义部分。可模拟真实采集过程将数据发送出去，可以读取不同类型的数据文件，做到了通用。通过实例验证了设计的实用性。
标签： LabWindows_CVI 数据播放器
上传时间： 2013-10-09
上传用户：钓鳌牧马
以LVDS设计为例学习ISE中的时序分析以及低层布局器的使用方法 在底层布局器中对LVDS管脚进行约束的方法，底层布局器设计流程，底层布局器中的位置约束，时序分析器的使用方法，时序改进向导的使用等.
上传时间： 2013-12-08
上传用户：semi1981
分频器的设计，十分简单好用。入门用户的好选择，不容错过。
上传时间： 2015-12-15
上传用户：519548978
LLC串联谐振全桥和移相全桥变换器工作原理的分析与设计。
上传时间： 2016-05-19
上传用户：xcy122677
