随着电力电子技术的发展，高压换流设备在工业应用中日益广泛。其核心元件晶闸管（SCR）的电压与电流越来越高（已达到10KV/10KA以上），应用场合要求也越来越高。在国际上，晶闸管的光控技术发展日益成熟。根据对国内晶闸管技术发展前景和需求的展望，本文采用自供电驱动技术与光控技术相结合，研发光控自供电晶闸管驱动控制板，然后与晶闸管本体相结合即形成光控晶闸管工程化实现模型，其可作为光控晶闸管的替代技术。 在工程应用中，光控晶闸管的典型应用场合为四象限高压变频器和国家大型直流输变电系统等。随着国家节能工程的实施，高压变频器的应用范围越来越广泛，已成为工业节能中的重要环节。高压直流换流系统难度大，技术复杂，要求高，本论文研究的光控晶闸管替代技术只作为其储备技术之一。本论文以电流源型高压变频器作为该光控晶闸管替代技术的应用背景重点阐述。 电流源型高压变频器为了提高单机容量，通常是数个SCR串联使用。随着系统容量越来越大，装置对高压开关器件的要求也越来越高。如果一组串联SCR中某一个SCR该导通时没有导通，那么加在该组SCR上的电压都将加到该SCR上形成过电压，造成该器件的击穿损坏，甚至于一组串联SCR都被烧坏。为了克服上述问题，保证高压变频器中串联晶闸管能够安全可靠的工作，提高系统可靠性，有必要为晶闸管配备后备驱动系统。本文提出了给SCR驱动电路增设自供电驱动系统——SPDS （Self—Powered Drive System）的解决办法。SPDS基本功能是通过高位取能电路利用RC缓冲电路中的能量为监测电路和后备触发电路提供正常工作所需要的能量。它的优点是由于缓冲电路与晶闸管同电位，自供电驱动系统要求的电压隔离水平可以从几千伏降低到几百伏，节省了高压隔离变压器，节省了成本和体积，提高了系统可靠性。国外对相关内容已经有了深入研究，并将其应用在高压变频器产品中。在国内，目前还没有查到相关文献。本文为基于晶闸管的电流源型高压变频器设计了一种高压晶闸管自供电驱动系统，填补了国内空白，为自供电驱动系统的推广应用和其他高压开关器件自供电驱动系统的研制提供了参考。 本文详细介绍了串联高压晶闸管驱动系统的要求和RC缓冲电路的工作特 点，进而提出了SPDS的工作原理和具体实现方式，阐述了SPDS各部分组成及其功能。SPDS的核心技术是取能回路和触发方式的设计。本文在比较各种高压取能方式和触发方式优缺点的基础上，选择采用RC缓冲取能方式和光纤触发方式。 论文基于Multisim10仿真软件，结合高压晶闸管自供电驱动系统取能电路的原理，对高压晶闸管自供电驱动系统的核心部分——SPDS取能电路进行了仿真。通过搭建带SPDS取能电路的单相晶闸管仿真电路和电流源型高压变频器前侧变流电路的仿真模型，详细讨论了影响RC取能回路正常工作的各种因素。同时，通过设定仿真电路的参数，分析了其工作状况。根据得到的仿真波形图，证明了高压晶闸管自供电驱动系统可以达到有效触发晶闸管导通的设计目标，具有可行性。 为考察SPDS的实际工作性能，本文搭建了简易的SPDS低压硬件实验平台，为其高压条件下的工程化应用打好了基础。 在论文的最后，对高压晶闸管自供电驱动系统的发展方向进行了展望。 关键词：高压变频器；晶闸管驱动；自供电系统；高压换流；光控晶闸管
上传时间： 2013-05-26
上传用户：riiqg1989
三相逆变器作为交流供电电源的主要部分，广泛地应用于电动车、电力设备、产业设备、交通车辆等领域。逆变器的并联控制技术以其广泛的应用前景也得到越来越深入地研究。人们对逆变电源的要求越来越高，高性能、高可靠性的大功率逆变器就是当今逆变电源的发展趋势之一。提高逆变电源容量主要有两个途径，设计大功率的逆变器和采用逆变器并联技术实现电源模块化。 为此，本文以两台400kVA组合式三相逆变器为对象，采用全数字化控制方式，主要研究了大功率三相逆变器的波形控制技术和并联控制技术。本文围绕大功率组合式三相逆变器，对其主电路结构、系统的数学模型、波形控制技术以及并联系统模型、并联控制方案进行了较为详细的分析和研究。分析了适用于大功率的组合式三相逆变器结构，并给出了400kVA组合式三相逆变器的主电路设计。建立和分析了组合式三相逆变器在ABC、αβ、dq 坐标系下的数学模型。针对大功率组合式三相逆变器，采用在dq 坐标系下的三相电压闭环统一控制方案。为了使大功率三相逆变器得到较好的输出电压波形质量，采用PID 瞬时值电压反馈控制和重复控制并联结合的控制方案。分析了PID 控制器和重复控制器的原理，并针对400kVA 三相逆变器的系统性能，给出了相应数字PID 控制器和重复控制器的设计。并利用Matlab 建立了系统的仿真模型，给出了理论研究结果。提出了有效提高系统动态性能的两种方法：加负载电流前馈和动态过程中强制改变改变调制比。介绍了大功率三相逆变器的短路限流保护技术，提出了采用瞬时值限流电路和单独的软件限流环相结合的方案，保证大功率三相逆变器在短路时自动限流保护。对两台大功率三相逆变器组成的并联系统的结构、环流特性及逆变器的输出功率进行了分析。详细分析了输出阻抗特性不同时，逆变器环流和输出功率分配的差异，得出了输出阻抗对环流和功率影响的一般规律。针对大功率三相逆变器并联系统，采用基于功率误差的分散逻辑控制方案。分析了基于功率误差的分散逻辑控制原理，逆变器输出功率的检测和母线信号综合的脉宽调制原理。根据400kVA 三相逆变器并联系统的输出阻抗特性，采用了无功调节输出电压幅值和同步锁相实现相位同步的并联控制策略。 本文最后在两台400kVA组合式三相逆变器样机上得到了实验验证。实验结果进一步验证了大功率三相逆变器的波形控制和并联控制策略有效可行性。
上传时间： 2013-07-03
上传用户：coolloo
风能作为一种清洁可再生能源，发展迅速，已经成为世界新能源最主要的发展方向之一。本文以863计划项目"MW级风力发电机组电控系统研制"为研究背景，介绍了1.2MW永磁同步电机变速恒频风力发电系统，研究了变流系统中逆变器的控制方法。 本文首先对风力发电进行了概述，介绍了我国和世界风电发展状况以及技术发展趋势。当今风力发电技术，大功率直驱化和双馈是两个发展方向，本课题1.2MW风力发电系统就是采用了永磁同步电机加交直交变流系统的结构模式，中间省去了齿轮箱，减少了维护，具有较好的发展前景。 论文第二章首先对风轮机叶片的空气动力特性进行了分析，介绍了不同风速下风力发电机的控制策略。就直驱技术与变速箱/感应电机技术--目前风力发电领域变速恒频技术的两大发展方向作了较为详细的介绍分析。 在变流系统中，逆变并网是重要的环节，起到了将电能传输到电网的作用。文章中重点分析了三相并网逆变器的主电路结构、原理和工作方法，并进行了理论推导和公式说明。 本文对1.2MW永磁同步电机变速恒频风力发电系统的主电路参数的选择作了理论推导和计算，包括主电路直流侧电容，网侧电感，三重化升压电感，网侧滤波电容等，还确定了斩波和逆变部分所采用的开关管和六相整流所采用的二极管，并在额定正常工作情况下，分别计算斩波和逆变部分开关管的损耗和开关管的结温。 本课题采用瞬时电流法对并网逆变器进行控制。在实验中上确定了电压外环和电流内环的PI参数，顺利完成了闭环控制实验。 文中采用DSP2407高速集成控制芯片是控制的核心，并根据控制流程图对其控制进行了软硬件设计，实现了控制板上的信号采集、运算、故障检测、电路驱动等功能。并进行了小功率试验，得到了较好的电压电流波形，并对波形进行了详细分析，验证了本文采用方法的正确性。
上传时间： 2013-07-06
上传用户：wangdean1101
卷积码是广泛应用于卫星通信、无线通信等多种通信系统的信道编码方式。Viterbi算法是卷积码的最大似然译码算法，该算法译码性能好、速度快，并且硬件实现结构比较简单，是最佳的卷积码译码算法。随着可编程逻辑技术的不断发展，使用FPGA实现Viterbi译码器的设计方法逐渐成为主流。不同通信系统所选用的卷积码不同，因此设计可重配置的Viterbi译码器，使其能够满足多种通信系统的应用需求，具有很重要的现实意义。 本文设计了基于FPGA的高速Viterbi译码器。在对Viterbi译码算法深入研究的基础上，重点研究了Viterbi译码器核心组成模块的电路实现算法。本设计中分支度量计算模块采用只计算可能的分支度量值的方法，节省了资源；加比选模块使用全并行结构保证处理速度；幸存路径管理模块使用3指针偶算法的流水线结构，大大提高了译码速度。在Xilinx ISE8.2i环境下，用VHDL硬件描述语言编写程序，实现(2，1，7)卷积码的Viterbi译码器。在(2，1，7)卷积码译码器基础上，扩展了Viterbi译码器的通用性，使其能够对不同的卷积码译码。译码器根据不同的工作模式，可以对(2，1，7)、(2，1，9)、(3，1，7)和(3，1，9)四种广泛运用的卷积码译码，并且可以修改译码深度等改变译码器性能的参数。 本文用Simulink搭建编译码系统的通信链路，生成测试Viterbi译码器所需的软判决输入。使用ModelSim SE6.0对各种模式的译码器进行全面仿真验证，Xilinx ISE8.2i时序分析报告表明译码器布局布线后最高译码速度可达200MHz。在FPGA和DSP组成的硬件平台上进一步测试译码器，译码器运行稳定可靠。最后，使用Simulink产生的数据对本文设计的Viterbi译码器的译码性能进行了分析，仿真结果表明，在同等条件下，本文设计的Viterbi译码器与Simulink中的Viterbi译码器模块的译码性能相当。
上传时间： 2013-06-24
上传用户：myworkpost
SATA接口是新一代的硬盘串行接口标准，和以往的并行硬盘接口比较它具有支持热插拔、传输速率快、执行效率高的明显优势。SATA2．0是SATA的第二代标准，它规定在数据线上使用LVDS NRZ串行数据流传输数据，速率可达3Gb/s。另外，SATA2．0还具有支持NCQ（本地命令队列）、端口复用器、交错启动等一系列技术特征。正是由于以上的种种技术优点，SATA硬盘业已被广泛的使用于各种企业级和个人用户。 硬盘作为主要的信息载体之一，其信息安全问题尤其引起人们的关注。由于在加密时需要实时处理大量的数据，所以对硬盘数据的加密主要使用带有密钥的硬件加密的方式。因此将硬盘加密和SATA接口结合起来进行设计和研究，完成基于SATA2．0接口的加解密芯片系统设计具有重要的使用价值和研究价值。 本论文首先介绍了SATA2．0的总线协议，其协议体系结构包括物理层、链路层、传输层和命令层，并对系统设计中各个层次中涉及的关键问题进行了阐述。其次，本论文对ATA协议和命令进行了详细的解释和分析，并针对设计中涉及的命令和对其做出的修改进行了说明。接着，本论文对SATA2．0加解密控制芯片的系统设计进行了讲解，包括硬件平台搭建和器件选型、模块和功能划分、系统工作原理等，剖析了系统设计中的难点问题并给出解决问题的方法。然后，对系统数据通路的各个模块的设计和实现进行详尽的阐述，并给出各个模块的验证结果。最后，本文简要的介绍了验证平台搭建和测试环境、测试方法等问题，并分析测试结果。 本SATA2．0硬盘加解密接口电路在Xilinx公司的Virtex5 XC5VLX50T FPGA上进行测试，目前工作正常，性能良好，已经达到项目性能指标要求。本论文在SATA加解密控制芯片设计与实现方面的研究成果，具有通用性、可移植性，有一定的理论及经济价值。
上传时间： 2013-04-24
上传用户：JIUSHICHEN
Turbo码是一类并行级联的系统卷积码，它是在综合级联码、最大后验概率(MAP)译码、软输入软输出及迭代译码等理论基础上的一种创新。Turbo码的基本原理是通过对编码器结构的巧妙设计，多个子码通过交织器隔离进行并行级联编码输出，增大了码距。译码器则以类似内燃机引擎废气反复利用的机理进行迭代译码以反复利用有效信息流，从而获得卓越的纠错能力。计算机仿真表明，Turbo码不但在加性高斯噪声信道下性能优越，而且具有很强的抗衰落、抗干扰能力，当交织长度足够长时，其纠错性能接近香农极限。 FPGA(FieldProgrammableGateArray)，即现场可编程门阵列，是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。FPGA技术具有大规模、高集成度、高可靠性、设计周期短、投资小、灵活性强等优点，逐步成为复杂数字硬件电路设计的理想选择。 本论文以东南大学移动通信实验室B3G课题组提出的“支持多天线的广义多载波无线传输技术”(MIMO-GMC)为背景，分析了Turbo译码算法，并针对MIMO-GMC系统的迭代接收机中所采用的外信息保留和联合检测译码迭代的特点，完成了采用滑动窗Log-MAP算法的软输入、软输出的Turbo译码器的设计。整个译码器模块的设计采用Verilog语言描述，并在VirtexⅡPro系列FPGA芯片上实现。
上传时间： 2013-04-24
上传用户：shanml
随着科学技术的发展，人们对生活质量的要求越来越高，在视听享受方面，家庭影院越来越普遍，便携式电子设备也日趋成熟。目前，人们对嵌入式媒体播放器的研究越来越广泛了，国内外已经出现了像MP3、MP4和智能手机等众多样式的便携式嵌入式媒体播放器。但由于种种环境及条件的限制，这些便携式的媒体播放器都只能播放单一的或几种固定的媒体格式，可扩展性都比较差；而现在随着应用的不断增多，越来越多的更先进的压缩算法被提出，导致了媒体格式的多样化，在这种情况下，必然要求嵌入式媒体播放器要适应多种格式。为此，通过对各种PC机上的播放器设计架构的研究与借鉴，在本文中主要在软件方面为嵌入式媒体播放器设计了一种可扩展性架构，并设计了播放器界面，实现了一些播放器的功能。 另外，在本文还介绍了一种基于嵌入式技术的多媒体播放器的系统设计方案。该系统主要是通过在嵌入式芯片上加载操作系统，同时扩充必要的接口，在操作系统的支持下，开发多媒体播放器。 在本文的整个系统设计过程中，采用了Intel公司的PXA270处理器芯片，外扩展了USB接口，定制并加载了Linux操作系统，在操作系统的支持下，对各个外扩的接口进行了驱动程序的编写，同时应用QT/Embedded开发了多媒体播放器的图形界面并实现了相应的功能，最后，图像既可显示在LCD显示屏上也可通过VGA接口显示在电脑显示屏上，声音信号则是通过PXA270处理器的IIS总线传给CODEC芯片，然后将其转换为模拟信号，进而通过音箱或者耳机等设备放出。
上传时间： 2013-06-19
上传用户：stvnash
本文提出了一种高速Viterbi译码器的FPGA实现方案。这种Viterbi译码器的设计方案既可以制成高性能的单片差错控制器，也可以集成到大规模ASIC通信芯片中，作为全数字接收的一部分。 本文所设计的Viterbi译码器采用了基四算法，与基二算法相比，其译码速率在理论上约提升一倍。加一比一选单元是Viterbi译码器最主要的瓶颈所在，本文在加一比一选模块中采用了全并行结构的设计方法，这种方法虽然增加了硬件的使用面积，却有效的提高了译码器的速率。在幸存路径管理部分采用了两路并行回溯的设计方法，与寄存器交换法相比，回溯算法更适用于FPGA开发设计。为了提高译码性能，减小译码差错，本文采用较大译码深度的回溯算法以保证幸存路径进行合并。实现了基于FPGA的误码测试仪，在FPGA内部完成误码验证和误码计数的工作。 与基于软件实现译码过程的DSP芯片不同，FPGA芯片完全采用硬件平台对Viterbi译码器加以实现，这使译码速率得到很大的提升。针对于具体的FPGA硬件实现，本文采用了硬件描述语言VHDL来完成设计。通过对译码器的综合仿真和FPGA实现验证了该方案的可行性。译码器的最高译码输出速率可以达到60Mbps。
上传时间： 2013-04-24
上传用户：181992417
本文以某型号接收机的应用为背景，主要论述了如何实现基于FPGA的参数化的Viterbi译码器的知识产权(IP)核。文中详细论述了译码器的内部结构、VerilogHDL(硬件描述语言)实现、仿真测试等。这些可变的参数包括：码型、ACS(加比选)单元的数目、软判决比特数、回溯深度等。用户可以根据自己的需要设置不同的参数由开发工具生成不同的译码器用于不同的系统。 本文的创新之处在于,针对FPGA的内部结构提出了一种新的累加度量RAM的组织形式，大大节省了嵌入式RAM块；提出了一种新的累加度量值的归一化办法；此外还给出了用Matlab建模得到软判决信息辅助仿真工具进行电路仿真的方法，大大提高了仿真的速度。 所设计的(2，1，7)连续型5比特软判决译码器已经应用于某型号接收机，经受了实际应用的考验产生了巨大的经济效益。
上传时间： 2013-04-24
上传用户：waizhang
数字语音通信是当前信息产业中发展最快、普及面最广的业务。语音信号压缩编码是数字语音信号处理的一个方面，它和通信领域联系最为密切。在现有的语音编码中，美国联邦标准混合激励线性预测（MELP—Mixed Excited Linear Prediction）算法在2．4kb/s的码率下取得了较好的语音质量，具有广阔的应用前景。 FPGA作为一种快速、高效的硬件平台在数字信号处理和通信领域具有着独特的优势。现代大容量、高速度的FPGA一般都内嵌有可配置的高速RAM、PLL、LVDS、LVTTL以及硬件乘法累加器等DSP模块。用FPGA来实现数字信号处理可以很好地解决并行性和速度问题，而且其灵活的可配置特性，使得FPGA构成的DSP系统非常易于修改、测试及硬件升级。 本论文阐述了一种基于FPGA的混合激励线性预测声码器的研究与设计。首先介绍了语音编码研究的发展状况以及低速率语音编码研究的意义，接着在对MELP算法进行深入分析的基础上，提出了利用DSP Builder在Matlab中建模的思路及实现过程，最后本文把重点放在MELP声码器的编解码器设计上，利用DSP Builder、QuartusⅡ分别设计了其中的滤波器、分帧加窗处理、线性预测分析等关键模块。 在Simulink环境下运用SignalCompiler对编解码系统进行功能仿真，为了便于仿真，系统中没有设计的模块在Simulink中用数学模型代替，仿真结果表明，合成语音信号与原始信号很好的拟合，系统编解码后语音质量基本良好。
上传时间： 2013-06-02
上传用户：lili1990
