实现任意小数分频的VHDL源代码，方便，快捷，提供丰富的资料可供参考，希望大家喜欢
标签： VHDL 小数分频 源代码
上传时间： 2014-01-25
上传用户：牛布牛
应用VHDL语言将高稳晶振分频得到1pps，使用GPS的1pps信号作为触发
标签： VHDL 1pps 语言 晶振
上传时间： 2016-10-15
上传用户：lo25643
偶数分频，包括验证程序，verilog实现，可综合
标签： 分频
上传时间： 2014-01-03
上传用户：diets
片机电子钟的计时脉冲基准是由外部晶振的频率经过12分频后提供，采用内部的定时/计数器来实现计时功能。所以，外接晶振频率精确度直接影响电子钟计时的准确性。
标签： 片机 基准 分频 晶振
上传时间： 2014-01-20
上传用户：13517191407
verilog写的分频程序,可以对输入的频率分频
标签： verilog 分频 程序 输入
上传时间： 2016-11-01
上传用户：wfeel
任意基数分频VERILOG代码，经过了编译，可以修改数字改变分频。
标签： VERILOG 分频 代码
上传时间： 2016-11-05
上传用户：stampede
VHDL产生时钟50分频程序，供初学者参考
标签： VHDL 时钟 分频 程序
上传时间： 2016-11-09
上传用户：watch100
一个ＤＤＳ前端的串口通讯编程的程序。可以实现分频和指定步进的计数。计到终点值就锁定频率。
标签： 串口通讯 编程 程序 分频
上传时间： 2014-01-18
上传用户：努力努力再努力
比较好的分频代码，我自己写的，已调试成功
标签： 比较 分频 代码
上传时间： 2016-11-13
上传用户：stvnash
此程序是用硬件描述语言VHDL编写的分频程序，实现了不同的频率输入。
标签： VHDL 程序 硬件描述语言 分频
上传时间： 2016-11-15
上传用户：talenthn
