纹理映射在计算机图形计算中属于光栅化阶段,处理的是像素,主要的特点是数据的吞吐量大,对实时系统来说转换的速度是一个关键的因素,人们寻求各种加速算法来提高运算速度。传统的方法是用更快的处理器,并行算法或专用硬件。随着数字技术的发展,尤其是可编程逻辑门阵列(FPGAs)的发展,提供了一种新的加速方法。FPGAs在密度和性能上都有突破性的发展,当前的FPGA芯片已经能够运算各种图形算法,而在速度上与专用的图形卡硬件相同。因此,FPGA芯片非常适合这项工作。 本文主要工作包括以下几个方面: 1、本文提出了一种MIPmapping纹理映射优化方法,改进了MIPmapping映射细化层次算法及纹理图像的存储方式,减少纹理寻址的计算量,提高纹理存储的相关性。详细内容请阅读第三章。 2、提出了一种MIPmapping纹理映射优化方法的硬件实现方案,该方案针对移动设备对功耗和面积的要求,以及分辨率不高的特点,在参数空间到纹理地址的计算中用定点数来实现。详细内容请阅读第四章。 3、实现了纹理映射流水线单元纹理地址产生电路,及纹理滤波电路的FPGA设计,并给出设计的综合和仿真结果。详细内容请阅读第五章4、实现了符合IEEE 754单精度标准的乘法、乘累加及除法运算器电路。乘法器采用改进型Booth编码电路以减少部分积数量,用Wallace对部分积进行压缩;乘累加器采用multiply-add fused算法,对关键路径进行了优化;除法器为基于改进型泰勒级数展开的查找表结构实现,查找表尺寸只有208字节,电路为固定时延,在电路尺寸、延时及复杂度方面进行了较好的平衡。
上传时间: 2013-04-24
上传用户:yxvideo
随着人们对无线通信需求和质量的要求越来越高,无线通信设备的研发也变得越来越复杂,系统测试在整个设备研发过程中所占的比重也越来越大。为了能够尽快缩短研发周期,测试人员需要在实验室模拟出无线信道的各种传播特性,以便对所设计的系统进行调试与测试。无线信道仿真器是进行无线通信系统硬件调试与测试不可或缺的仪器之一。 本文设计的无线信道仿真器是以Clarke信道模型为参考,采用基于Jakes模型的改进算法,使用Altera公司的StratixⅡ EP2S180模拟实现了频率选择性衰落信道。信道仿真器实现了四根天线数据的上行接收,每根天线由八条可分辨路径,每条可分辨路径由64个反射体构成,每根天线可分辨路径和反射体的数目可以独立配置。通过对每个反射体初始角度和初始相位的设置,并且保证反射体的角度和相位是均匀分布的随机数,可以使得同一条路径不同反射体之间的非相关特性,得到的多径传播信道是一个离散的广义平稳非相关散射模型(WSSUS)。无线信道仿真器模拟了上行数据传输环境,上行数据由后台产生后储存在单板上的SDRAM中。启动测试之后,上行数据在CPU的控制下通过信道仿真器,然后送达基带处理板解调,最后测试数据的误码率和误块率,从而分析基站的上行接收性能。 首先,本文研究了3GPP TS 25.141协议中对通信设备测试的要求和无线信道自身的特点,完成了对无线信道仿真器系统设计方案的吸收和修改。 其次,针对FPGA内部资源结构,研究了信道仿真器FPGA实现过程中的困难和资源的消耗,进行了模块划分。主要完成了时延模块、瑞利衰落模块、背板接口模块等的RTL级代码的开发、仿真、综合和板上调试;完成了FPGA和后台软件的联合调试;完成了两天线到四天线的改版工作,使FPGA内部的工作频率翻了一倍,大幅降低了FPGA资源的消耗。 最后,在完成无线信道仿真器的硬件设计之后,对无线信道仿真器的测试根据3GPP TS 25.141 V6.13.0协议中的要求进行,即在数据误块率(BLER)一定的情况下,对不同信道传播环境和不同传输业务下的信噪比(Eb/No)进行测试,单天线和多天线的测试结果符合协议中规定的信噪比(Eb/No)的要求。
上传时间: 2013-04-24
上传用户:小杨高1
目前,H.264是图像编码研究领域的一个热点。它在语言结构、预测算法、数据变换等方面做了很大的改进,在低码率传输、高清晰度显示及网络接入等性能上相比以往标准有了显著提高,使得H.264在视频会议、视频点播、数字电视和手...
上传时间: 2013-05-27
上传用户:jjj0202
c语言经典算法大全,让您通过实例感受到编程的美妙境界
标签: 算法
上传时间: 2013-07-30
上传用户:熊少锋
当执行机构需要的不是控制量的绝对值,而是控制量的增量(例如去驱动 步进电动机)时,需要用PID的“增量算法”。 增量式PID控制算法可以通过(2-4)式推导出。
上传时间: 2013-04-24
上传用户:haoxiyizhong
针对单件车间调度问题,设计一种基于整数编码的单亲遗传算法。该算法既具有单亲遗传算法运算量小、不存在“早熟收敛”现象等优点,在编码中又体现了单件车间调度的“保序性”等工艺约束条件,增强了调度算法的整体性
上传时间: 2013-04-24
上传用户:笨小孩
在超深亚微米技术工艺下,布局成为超大规模集成电路物理设计中至关重要的一步。由于现场可编程门阵列(Field Programable Gate Array,FPGA)布线资源的预先确定性,使得FPGA的布局更为重要。本文以建立高性能、低拥挤的布局为目标,从FPGA芯片结构和布局算法两方面进行了深入研究。论文提出了一种通用的层次式FPGA(HFPGA)结构模型及布局模型,并且给出了该模型的数学计算公式;提出将元件之间的层次距离转化为线长的方法,实现了基于线网模型的高精度布局算法:提出利用矩形的对角线元件之间层次来代替线长,从而达到优化线长的同时提高布通率的快速布局算法。实验结果表明,两种算法均在北卡罗来纳微电子中心(MCNC)学术芯片测试案例上取得了较理想的布局实验效果,为下一步的布线工作建立了良好的基础接口,并且完成了初始布线的工作。本FPGA结构模型的提出和布局算法的实现也都为工业界提供了借鉴价值。
上传时间: 2013-04-24
上传用户:nbdedu
随着各种通信系统数量的日益增多,为了充分地利用有限的频谱资源,高频谱利用率的调制技术不断被应用。偏移正交相移键控(OQPSK: Offset QuadraturePhase Shift Keying)是一种恒包络调制技术,具有较高的频谱利用率和功率利用率,广泛应用于卫星通信系统和地面移动通信系统。因此,对于OQPSK全数字解调技术的研究具有一定的理论价值。 本文以软件无线电和全数字解调的相关理论为指导,成功设计并实现了基于FPGA的OQPSK全数字解调。论文介绍了OQPSK全数字接收解调原理和基于软件无线电设计思想的全数字接收机的基本结构,详细阐述了当今OQPSK数字解调中载波频率同步、载波相位同步、时钟同步和数据帧同步的一些常用算法,并选择了相应算法构建了三种系统级的实现方案。通过MATLAB对解调方案的仿真和性能分析,确定了FPGA中的系统实现方案。在此基础上,本文采用VerilogHDL硬件描述语言在Altera公司的Quartus II开发平台上设计了同步解调系统中的各个模块,还对各模块和整个系统在ModelSim中进行了时序仿真验证,并对设计中出现的问题进行了修正。最后,经过FPGA调试工具嵌入式逻辑分析仪SignalTapⅡ的硬件实际测试,本文对系统方案进行了最终的改进与调整。 实际测试结果表明,本文的设计最终能够达到了预期的指标和要求。本课题设计经过时序和资源优化后还可以向ASIC和系统级SOC转化,以进一步缩小系统体积、降低成本和提高电路的可靠性,因此具有良好的实际应用价值。
上传时间: 2013-07-14
上传用户:aappkkee
基于FPGA的GPS中频信号捕获算法及其采样器实现
上传时间: 2013-07-02
上传用户:WsyzxxnSej
基于FPGA的RSA密码算法的模幂模乘的快速实现
上传时间: 2013-04-24
上传用户:xuanjie