虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

分块

  • Verilog_实现任意占空比、任意分频的方法

    Verilog_实现任意占空比、任意分频的方法

    标签: Verilog 分频

    上传时间: 2013-11-20

    上传用户:ccxzzhm

  • 简单分频时序逻辑分频电路设计

    简单分频时序逻辑电路设计分频电路,有图,有代码

    标签: 分频 时序逻辑 电路设计

    上传时间: 2014-01-21

    上传用户:924484786

  • 用VerilogHDL实现基于FPGA的通用分频器的设计

    用VerilogHDL实现基于FPGA的通用分频器的设计

    标签: VerilogHDL FPGA 分频器

    上传时间: 2015-01-02

    上传用户:oooool

  • 基于FPGA的小数分频实现方法

    基于FPGA的小数分频实现方法

    标签: FPGA 小数分频 实现方法

    上传时间: 2013-11-05

    上传用户:feifei0302

  • 差分线对的PCB设计要点

      信号完整性是高速数字系统中要解决的一个首要问题之一,如何在高速PCB 设计过程中充分考虑信号完整性因素,并采取有效的控制措施,已经成为当今系统设计能否成功的关键。在这方面,差分线对具有很多优势,比如更高的比特率 ,更低的功耗 ,更好的噪声性能和更稳定的可靠性等。目前,差分线对在高速数字电路设计中的应用越来越广泛,电路中最关键的信号往往都要采用差分线对设计。介绍了差分线对在PCB 设计中的一些要点,并给出具体设计方案。

    标签: PCB 差分线

    上传时间: 2013-10-26

    上传用户:lps11188

  • 差分信号PCB布局布线误区

     误区一:认为差分信号不需要地平面作为回流路径,或者认为差分走线彼此为对方提供回流途径。造成这种误区的原因是被表面现象迷惑,或者对高速信号传输的机理认识还不够深入。虽然差分电路对于类似地弹以及其它可能存在于电源和地平面上的噪音信号是不敏感的。地平面的部分回流抵消并不代表差分电路就不以参考平面作为信号返回路径,其实在信号回流分析上,差分走线和普通的单端走线的机理是一致的,即高频信号总是沿着电感最小的回路进行回流,最大的区别在于差分线除了有对地的耦合之外,还存在相互之间的耦合,哪一种耦合强,那一种就成为主要的回流通路。

    标签: PCB 差分信号 布局布线

    上传时间: 2013-10-25

    上传用户:zhaiyanzhong

  • autoCAD 2006中文教程

    AutoCAD 2006 是 Autodesk 公司推出的最新版本的计算机辅助设计软件,是在 以前 AutoCAD 的基础上进行改进和升级的最新版本,该版本是一个功能更强大、 操作更简便的通用绘图软件。 全书共分 11 章,分别介绍了 AutoCAD 2006 的新增功能和特点、安装及启动, 绘图环境的设置,线型、颜色和图层的设置使用,AutoCAD 2006 设计中心的使用, 图形显示的控制,二维图形的绘制及编辑,文字及表格的创建与编辑,块及块属性 的使用,图形对象的尺寸标注及尺寸样式的创建,通过对机械、建筑、水工图样的 实例分析,引导用户高效、快捷地掌握 AutoCAD 绘制图形的方法。 本书作者均是多年从事计算机图学教学和科研的教师,该书的内容也反映了他 们多年的教学心得。该书是一本专门讲述 AutoCAD 2006 的二维图形绘制技能和方 法的教程。全书针对性强、结构合理,适合高等院校 CAD 教学,也同样适合各类 工程技术人员、科研人员以及自学读者。

    标签: autoCAD 2006 教程

    上传时间: 2013-11-03

    上传用户:wfymay

  • 状态机学习心得

      FSM 分两大类:米里型和摩尔型。   组成要素有输入(包括复位),状态(包括当前状态的操作),状态转移条件,状态的输出条件。   设计FSM 的方法和技巧多种多样,但是总结起来有两大类:第一种,将状态转移和状态的操作和判断等写到一个模块(process、block)中。另一种是将状态转移单独写成一个模块,将状态的操作和判断等写到另一个模块中(在Verilog 代码中,相当于使用两个“always” block)。其中较好的方式是后者。其原因   如下:   首先FSM 和其他设计一样,最好使用同步时序方式设计,好处不再累述。而状态机实现后,状态转移是用寄存器实现的,是同步时序部分。状态的转移条件的判断是通过组合逻辑判断实现的,之所以第二种比第一种编码方式合理,就在于第二种编码将同步时序和组合逻辑分别放到不同的程序块(process,block) 中实现。这样做的好处不仅仅是便于阅读、理解、维护,更重要的是利于综合器优化代码,利于用户添加合适的时序约束条件,利于布局布线器实现设计。显式的 FSM 描述方法可以描述任意的FSM(参考Verilog 第四版)P181 有限状态机的说明。两个 always 模块。其中一个是时序模块,一个为组合逻辑。时序模块设计与书上完全一致,表示状态转移,可分为同步与异步复位。

    标签: 状态

    上传时间: 2015-01-02

    上传用户:aa17807091

  • 差分阻抗

    当你认为你已经掌握了PCB 走线的特征阻抗Z0,紧接着一份数据手册告诉你去设计一个特定的差分阻抗。令事情变得更困难的是,它说:“……因为两根走线之间的耦合可以降低有效阻抗,使用50Ω的设计规则来得到一个大约80Ω的差分阻抗!”这的确让人感到困惑!这篇文章向你展示什么是差分阻抗。除此之外,还讨论了为什么是这样,并且向你展示如何正确地计算它。 单线:图1(a)演示了一个典型的单根走线。其特征阻抗是Z0,其上流经的电流为i。沿线任意一点的电压为V=Z0*i( 根据欧姆定律)。一般情况,线对:图1(b)演示了一对走线。线1 具有特征阻抗Z11,与上文中Z0 一致,电流i1。线2具有类似的定义。当我们将线2 向线1 靠近时,线2 上的电流开始以比例常数k 耦合到线1 上。类似地,线1 的电流i1 开始以同样的比例常数耦合到线2 上。每根走线上任意一点的电压,还是根据欧姆定律,

    标签: 差分阻抗

    上传时间: 2013-11-10

    上传用户:KSLYZ

  • 以CP341为例的modbusRTU免狗主站功能块教程13年7月

    问:为什么已经有了西门子官方的Modbus通信解决方案却还要选择免狗功能块? 答:因为官方的价格有点贵、编程有点繁锁、功能过于简单! 1、 官方ModbusRTU主站示例程序相对复杂,占用中间变量多,从站多时就显得相当繁琐。 2、 官方不支持CP340卡件的ModbusRTU通信; 3、 官方不支持对主站命令报文先进行智能分析判别后再发送; 4、 官方不支持对各从站通信故障判别并产生相应故障状态标志位供用户直接调用; 5、 官方不支持在CPU运行时对暂无需进行通信的从站地址进行动态屏蔽; 6、 官方不支持ModbusRTU 测试功能08号功能码; 7、 官方没有独立的主站通信功能块来简化编程工作量,依靠发送接收块的调用来拼凑实现; 8、 官方只能在轮询模式下对从站发出命令,不支持随机模式,更不支持批量随机模式

    标签: modbusRTU 341 CP 主站

    上传时间: 2015-01-02

    上传用户:zfyiaaa