JPEG2000分数位平面编码器的fpga电路实现
上传时间： 2013-09-03
上传用户：牛布牛
本人编写的FPGA光电编码器输入模块,没有实验,但仿真基本实现,希望有参考价值.
上传时间： 2013-09-03
上传用户：s363994250
论文格式，内含Viterbi编解码器的完整vhdl代码，文件为.nh格式
上传时间： 2013-09-03
上传用户：qiaoyue
基于CPLD-FPGA的半整数分频器的设计，用于设计EDA
上传时间： 2013-09-03
上传用户：pioneer_lvbo
数控振荡器的频率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL语言描述，集成在一个模块中，提供VHDL源程序供大家学习和讨论。\r\n
上传时间： 2013-09-04
上传用户：a471778
半整数分频器电路的VHDL源程序，供大家学习和讨论。\r\n
上传时间： 2013-09-04
上传用户：fdfadfs
JTAG仿真器CPLD
上传时间： 2013-09-05
上传用户：xuanjie
利用FPGA实现的可编程综合采样器\r\nAProgrammableIntegratedSamplerUsingFPGA
上传时间： 2013-09-06
上传用户：z754970244
viterbi译码器的一种fpga实现.是一个cs252\r\n的project的result\r\n供大家研究用
上传时间： 2013-09-06
上传用户：dsgkjgkjg
D-06 ALLEGRO 是通用型的GSM拨号器和控制器，它既可以用于家庭又可以用于工业自动控制，用于安全防范或远程数据传输工程，触发任何一个输入端将会使得该装置以短信的方式发送报告到已编好程的电话号码上或直接打电话，通过发送特定的短信到该装置上，你可以打开或关闭远端控制输出端。基本设定是，GD-06提供4个输入触发端和3个输出端。 可以通过对该装置发送短信进行编程或通过互联网用捷豹GSMLINK网页进行编程。 专业模式允许所有的输入和输出端的全面编程，触发监听模式，GPRS数据通讯和模拟数据发送。
上传时间： 2013-10-22
上传用户：panjialaodi
