随着社会的不断进步，人们的生活与银行的关系越来越密切，在银行办理业务占去了人们很大一部分时间，据日常生活经验，在银行办理业务的人均排队时间达到了两个小时，这种等待大大的影响了人们的生活质量。为了解决这个问题，本文设计了一种具有操作方便、价格低廉等特性的银行缴费系统，该系统以当前强大的网络系统为基础，能够让用户足不出户就可以向银行缴纳水、电、燃气、电话等费用，极大的方便了人们的生活，具有广泛的应用前景。 本文首先介绍了银行卡缴费系统的硬件设计方案，包括串口、JTAG、以太网、音频、USB、LCD触摸屏等接口电路的设计及各模块之间的关联关系；接着详细介绍了基于单片机的磁卡读卡器的软、硬件工作原理，为其设计了基于串口的驱动程序；然后介绍了触摸屏的工作原理，重点介绍了触摸屏的校正算法。最后介绍了基于MiniGUI的缴费通系统软件的设计，给出了系统的联合调试结果。 本缴费系统使用ARM9内核的2440处理器作为核心处理器，其主要外设有网卡、磁卡读卡器和触摸屏，其中网卡用于系统和网络的连接，提供局域网、电话线、ADSL三种上网方式；读卡器用于读入用户银行卡信息；触摸屏用于人机交互，包括用户输入密码、缴费金额及向用户显示历史缴费信息等功能。软件部分底层采用嵌入式Linux操作系统，使用MiniGUI集成开发环境，通过触摸屏向用户提供友好的人机交互界面。 文章最后针对本课题的研究内容进行了总结，指出不足并对未来发展进行展望。
上传时间： 2013-05-21
上传用户：凤临西北
21天学通c++，c++快速入门书籍，Jesse Liberty著
标签：
上传时间： 2013-04-24
上传用户：完玛才让
华硕内部的PCB设计规范,华硕内部的PCB设计规范
上传时间： 2013-06-15
上传用户：brucewan
高性能滤波器是现代信号处理的一种基本电路，传统的设计思想和方法运算量大，存在优化复杂的缺点。本文采用Pspice 的仿真优化工具对二阶低通滤波器基于通带宽度的目标进行了优化和仿真，结果表明优化目标和仿
上传时间： 2013-06-25
上传用户：1134473521
随着科技的发展，电子电路的设计正逐渐摆脱传统的设计模式。可编程逻辑器件及硬件描述语言的出现与发展从根本上改变了数字系统设计与实现的技术与方法，越来越多的数字信号处理系统采用可编程逻辑器件来实现。 数字滤波技术作为数字信号处理的基本分支之一，在各种数字信号处理中起着重要作用，被广泛应用于很多领域。其中有限长冲激响应（FIR）滤波器，只有零点、系统稳定、运算速度快、具有线性相位的特性，设计灵活，在工程实际中获得广泛应用。 本文以数字滤波器的基本理论为依据，通过对现场可编程门阵列（FPGA）内部结构的研究，结合软件工程学中结构化设计思想和硬件描述语言的特点，以9阶FIR低通数字滤波器为例，采用Altera公司的EPIK30TC144-3器件完成了FIR数字滤波器的软硬件设计。我们在设计中采用了层次化、模块化的设计思想，将整个滤波器划分为多个功能模块，利用VHDL语言进行了各个功能模块的设计。 为了使设计的过程和结果更为直观，文中详细介绍了核心及外围硬件电路的设计过程，最终达到了基于FPGA硬件实现参数化FIR数字滤波器的目的。实验测试表明，本论文所设计的基于FPGA的9阶FIR低通数字滤波器基本达到了设计指标。依照此方法，只要修改参数，升级相关硬件，便可以更改滤波器性能，实现高通、带通FIR数字滤波器，说明本设计具有普遍指导意义。
上传时间： 2013-05-24
上传用户：1101055045
随着集成电路的设计规模越来越大，FPGA为了满足这种设计需求，其规模也越做越大，传统平面结构的FPGA无法满足实际设计需求。首先是硬件设计上的很难控制，其次就是计算机软件面临很大挑战，所有复杂问题全部集中到布局布线(P&R)这一步，而实际软件处理过程中，P&R所占的时间比例是相当大的。为了缓解这种软件和硬件的设计压力，多层次化结构的FPGA得以采用。所谓层次化就是可配置逻辑单元内部包含多个逻辑单元(相对于传统的单一逻辑单元)，并且内部的逻辑单元之间共享连线资源，这种结构有利于减少芯片面积和提高布通率。与此同时，FPGA的EDA设计流程也多了一步，那就是在工艺映射和布局之间增加了基本逻辑单元的装箱步骤，该步骤既可以认为是工艺映射的后处理，也可认为是布局和布线模块的预处理，这一步不仅需要考虑打包，还要考虑布线资源的问题。装箱作为连接软件前端和后端之间的桥梁，该步骤对FPGA的性能影响是相当大的。 本文通过研究和分析影响芯片步通率的各种因素，提出新的FPGA装箱算法，可以同时减少装箱后可配置逻辑单元(CLB)外部的线网数和外部使用的引脚数，从而达到减少布线所需的通道数。该算法和以前的算法相比较，无论从面积，还是通道数方面都有一定的改进。算法的时间复杂度仍然是线性的。与此同时本文还对FPGA的可配置逻辑单元内部连线资源做了分析，如何设计可配置逻辑单元内部的连线资源来达到即减少面积又保证芯片的步通率，同时还可以提高运行速度。 另外，本文还提出将电路分解成为多块，分别下载到各个芯片的解决方案。以解决FPGA由于容量限制，而无法实现某些特定电路原型验证。该算法综合考虑影响多块芯片性能的各个因数，采用较好的目标函数来达到较优结果。
上传时间： 2013-04-24
上传用户：zhaoq123
华为内部程序设计培训.pdf华为内部程序设计培训.pdf
上传时间： 2013-07-05
上传用户：啦啦啦啦啦啦啦
华为印刷电路板PCB设计规范.pdf 华为硬件工程师手册-内部资料-.pdf 热设计技术规范.pdf 无线通讯技术-华为-201页-4.8M.pdf 电容的介绍和深入__华为内部资料_.pdf 华为《高速数字电路设计教材》.pdf
上传时间： 2013-04-24
上传用户：顶得柱
华为内部培训资料Linux+基础,华为内部培训资料Linux+基础
上传时间： 2013-06-18
上传用户：s363994250
本文介绍了用MATLAB 分析、设计、和实现IIR数字低通滤波器的方法。并依据IIR型数字滤波器设计的传统方法，利用MATLAB工具采用两种不同的方法快速有效的实现了对IIR数字滤波器的设计. 关键词：MATLAB IIR数字低通滤波器
上传时间： 2013-08-05
上传用户：ljthhhhhh123
