印制电路板（PCB）设计规范 本规范归定了华为公司PCB设计的流程和设计原则，主要目的是为PCB设计者提供必须遵循的规则和约定。
上传时间： 2013-04-24
上传用户：huangzchytems
随着数字化技术的飞速发展，数字视频信号的传输技术更是受到人们的关注。相比较其它类型的信息传输如文本和数据，视频通信需要占用更多的带宽资源，因此为了实现在带宽受限的条件下的传输，视频源必须经过大量压缩。尽管现在的网络状况不断地改善，但相对与快速增长的视频业务而言，网络带宽资源仍然是远远不够的。2003年3月，新一代视频压缩标准H．264/AVC的推出，使视频压缩研究进入了一个新的层次。H．264标准中包含了很多先进的视频压缩编码方法，与以前的视频编码标准相比具有明显的进步。在相同视觉感知质量的情况下，H．264的编码效率比H．263提高了一倍左右，并且有更好的网络友好性。然而，高编码压缩率是以很高的计算复杂度为代价的，H．264标准的计算复杂度约为H．263的3倍，所以在实际应用中必须对其算法进行优化以减低其计算复杂度。 @@ 本文首先介绍了H．264标准的研究背景，分析了国内外H．264硬件系统的研究现状，并介绍了本文的主要工作。 @@ 接着对H．264编码标准的理论知识、关键技术分别进行了介绍。 @@ 对H．264块匹配运动估计算法进行研究，对经典的块匹配运动估计算法通过对比分析，三步、二维等算法在搜索效率上优于全搜索算法，而全搜索算法在数据流的规则性和均匀性有着自己的优越性。 @@ 针对块匹配运动估计全搜索算法的VLSI结构的特点，提出改进的块匹配运动估计全搜索算法。本文基于对数据流的分析，对硬件寻址进行了研究。通过一次完整的全搜索数据流分析，改进的块匹配运动估计算法在时钟周期、PE资源消耗方面得到优化。 @@ 最后基于FPGA平台对整像素运动估计模块进行了研究。首先对运动估计模块结构进行了功能子模块划分；然后对每个子模块进行设计和仿真和对整个运动估计模块进行联合仿真验证。 @@关键词：H．264；FPGA；QuartusⅡ；帧间预测；运动估计；块匹配
上传时间： 2013-04-24
上传用户：zttztt2005
Allegro规则约束方法（以DDR为例）
标签： Allegro_ddr 等长设置
上传时间： 2013-07-08
上传用户：jjq719719
工业生产过程往往具有非线性、不确定性，难以建立精确的数学模型。应用常规的PID控制器难以达到理想的控制效果。作为的重要分支，人工神经网络具有良好的非线性映射能力和高度的并行信息处理能力，已成为非线性系统建模、辨识和控制中常用的理论和方法。其中，神经元具有很强的信息综合、学习记忆、自学习和自适应能力，可以处理那些难以用模型和规则描述的过程，将神经元与PID结合，应用到实际的控制中，可以在线调整PID的参数，使系统具有较强的抗干扰能力、自适应能力和较好的鲁棒性。 目前，人工神经网络的研究主要是神经网络的理论研究、神经网络的应用研究和神经网络的实现技术研究，这三方面是相互依赖和相互促进的关系。本文主要侧重的是神经网络的实现技术研究方面，创新性地利用FPGA嵌入式系统开发技术实现单神经元PID智能控制器的研究与设计，并将其封装成为一个专用的IP核供其他的控制系统使用。 首先，对单神经元PID智能控制器的设计原理和设计算法进行了深入的研究与分析；其次，利用MATLAB设计单神经元PID智能控制器，针对特定的被控对象，对其进行仿真实验，获得比较理想的系统输出；然后，研究基于FPGA的单神经元智能控制算法的实现，对控制器进行VHDL语言分层设计，使用Altera公司的软件QuartusⅡ6.1进行仿真实验。两个仿真实验结果表明，基于FPGA的单神经元智能控制器比MATLAB设计的单神经元PID智能控制器性能优良。 本文的设计模块主要包括权值修改模块、误差计算模块、权值产生模块和输出模块。在各个模块的设计中进行了优化处理，使本文的设计不仅利用的硬件资源少，而且也有很快的运行速度，同时也改善了传统控制器的控制性能。
上传时间： 2013-04-24
上传用户：13517191407
本文提出了一种基于FPGA的硬件防火墙的实现方案，采用了FPGA来实现千兆线速的防火墙。传统的基于X86等通用CPU的防火墙无法支撑快速增长的网络速度，无法实现线速过滤和转发。本文在采用FPGA可编程器件+通用CPU模式下，快速处理网络数据。网络数据在建立连接跟踪后，直接由FPGA实现的快速处理板直接转发，实现了网络数据的线速处理，通用CPU在操作系统支持下，完成网络数据的连接跟踪的创建、维护，对网络规则表的维护等工作。FPGA硬件板和CPU各司所长，实现快速转发的目的。 本文设计了基于FPGA的硬件板的硬件规格，提出了硬件连接跟踪表的存储模式，以及规则表的存储模式和定义等； 防火墙系统软件采用NetBSD操作系统，完成了硬件板的NetBSD的驱动；在软件系统完成了新建连接的建立、下发、老化等工作；在连接跟踪上完成了规则的建立、删除、修改等工作。 本文完成了防火墙的实现。实现了基于连接跟踪的包过滤、地址转换（NAT），设计了连接跟踪的关键数据结构，包过滤的关键数据结构等，重用了NetBSD操作系统的路由。本文针对地址转换应用程序的穿透问题，新增了部分实现。 在DoS攻击是一种比较常见的攻击网络手段，本文采用了软硬件结合的方法，不仅在软件部分做了完善，也在硬件部分采取了相应的措施，测试数据表明，对常见的Syn洪水攻击效果明显。 在实践过程中，我们发现了NetBSD操作系统内核的软件缺陷，做了修正，使之更完善。 经过测试分析，本方案不仅明显的优于X86方案，和基于NP方案、基于ASIC方案比较，具有灵活、可配置、易升级的优点。
上传时间： 2013-06-21
上传用户：zxh1986123
低密度校验码(LDPC)是一种能逼近Shannon容量限的渐进好码，其长码性能甚至超过了Turbo码。低密度校验码以其迭代译码复杂度低，没有错误平层，码率和码长可灵活改变的优点成为Turbo码强有力的竞争对手。目前，LDPC码已广泛应用于深空通信、光纤通信、卫星数字视频和音频广播等领域，因此LDPC码编译码器的硬件实现已成为纠错编码领域的研究热点之一。 本文在分析LDPC码的基本编码结构基础上，首先研究了LDPC码的随机构造方法，并给出了有效的PEG算法实现方法，重点分析了用环消除(cycle elimination)算法实现的准循环LDPC码的构造。然后对LDPC码的几种不同译码算法进行分析比较，讨论了一种适合硬件实现的译码算法-TDMP算法，并对易于硬件实现的TDMP算法进行了性能仿真，仿真结果表明TDMP算法作为硬件实现的译码算法具有优异的性能优势。最后针对Altera公司的StratixEPIS25 FPGA芯片设计了一个基于TDMP算法的(4096，2048)非规则LDPC码译码器，内部用了4个单校验码译码器并行译1帧数据，3帧同时译码，作者详细介绍了该译码器芯片的设计过程和内部结构和工作流程。
上传时间： 2013-05-23
上传用户：fujun35303
射频电路PCB设计的规则，希望对PCB设计人员有所帮助。
上传时间： 2013-04-24
上传用户：zoushuiqi
温湿度是影响粮食储藏的重要参数，两者之间是相互关联的，温湿度控制不好必然引起粮食发热和霉变，且极易产生连锁反应，从而造成难以挽回的损失。温湿度的控制直接影响到粮食存储系统的性能。冈此，粮食温湿度测控技术在农业上的应用是十分重要的。本文研究基于FPGA的粮仓温湿度监制系统。 设计了基于FPGA的粮仓温湿度监控系统，该系统主要由温湿度传感器、控制电路、单片机和上位机构成。单片机主要完成温度数据的采集和上位机的通讯；控制电路基于FPGA进行设计，主要负责采集湿度信息，计算温湿度偏差及其变化率，通过调用模糊控制算法对温湿度进行模糊控制，单片机通过RS485总线和上位机进行串口通信，使上位机能够实时记录，显示温湿度变化值和控制过程曲线。该系统实现了粮仓内温湿度的实时监测，使管理人员可以实时掌控粮仓内的温湿度情况。 采用FPGA设计控制电路简化了系统的组成和外围数字电路，易于系统扩展和升级，内部集成了信号处理、控制、检测电路，减少了系统的体积，缩短了开发周期，大大增强了系统的可靠性；配合功率驱动、电源等外围电路，完成信号采集、处理和控制等功能，节省了开发成本，使粮仓温湿度控制系统更加集成化。这也恰恰更加符合当今电子产品高精度，集成化的要求。 系统采用直接输出数字量的DS1820温度传感器和湿度传感器HS1101并将HS1101与555定时器组成振荡电路，其输出为频率脉冲信号，与湿度值成线性关系，该频率脉冲信号可直接送入FPGA进行计数，这样温湿度传感器输出的信号都没有经过放大、A/D转换，进一步减少了测量误差。控制电路采用了VHDL硬件描述语言进行编写。本装置已作出实样，通过了调试，已达到预期效果。
上传时间： 2013-06-16
上传用户：731140412
本文对基于FPGA的对象存储控制器原型的硬件设计进行了研究。主要内容如下： ⑴研究了对象存储控制器的硬件设计，使其高效完成对象级接口的智能化管理和复杂存储协议的解析，对对象存储系统整体性能提升有重要意义。基于SoPC(片上可编程系统)技术，在FPGA(现场可编程门阵列)上实现的对象存储控制器，具有功能配置灵活，调试方便，成本较低等优点。 ⑵采用Cyclone II器件实现的对象存储控制器的网络接口，包含处理器模块、内存模块、Flash模块等核心组成部分，提供千兆以太网的网络接口和PCI(周边元件扩展接口)总线的主机接口，还具备电源模块、时钟模块等以保证系统正常运行。在设计实现PCB(印制电路板)时，从叠层设计、布局、布线、阻抗匹配等多方面解决高达100MHz的全局时钟带来的信号完整性问题，并基于IBIS模型进行了信号完整性分析及仿真。针对各功能模块提出了相应的调试策略，并完成了部分模块的调试工作。 ⑶提出了基于Virtex-4的对象存储控制器系统设计方案，Virtex-4内嵌PowerPC高性能处理器，可更好地完成对象存储设备相关的控制和管理工作。实现了丰富的接口设计，包括千兆以太网、光纤通道、SATA(串行高级技术附件)等网络存储接口以及较PCI性能更优异的PCI-X(并连的PCI总线)主机接口；提供多种FPGA配置方式。使用Cadence公司的Capture CIS工具完成了该系统硬件的原理图绘制，通过了设计规则检查，生成了网表用作下一步设计工作的交付文件。
上传时间： 2013-04-24
上传用户：lijinchuan
视频监控一直是人们关注的应用技术热点之一，它以其直观、方便、信息内容丰富而被广泛用于在电视台、银行、商场等场合。在视频图像监控系统中，经常需要对多路视频信号进行实时监控，如果每一路视频信号都占用一个监视器屏幕，则会大大增加系统成本。视频图像画面分割器主要功能是完成多路视频信号合成一路在监视器显示，是视频监控系统的核心部分。 传统的基于分立数字逻辑电路甚至DSP芯片设计的画面分割器的体积较大且成本较高。为此，本文介绍了一种基于FPGA技术的视频图像画面分割器的设计与实现。 本文对视频图像画面分割技术进行了分析，完成了基于ITU-RBT.656视频数据格式的画面分割方法设计；系统采用Xilinx公司的FPGA作为核心控制器，设计了视频图像画面分割器的硬件电路，该电路在FPGA中，将数字电路集成在一起，电路结构简洁，具有较好的稳定性和灵活性；在硬件电路平台基础上，以四路视频图像分割为例，完成了I2C总线接口模块，异步FIFO模块，有效视频图像数据提取模块，图像存储控制模块和图像合成模块的设计，首先，由摄像头采集四路模拟视频信号，经视频解码芯片转换为数字视频图像信号后送入异步FIFO缓冲。然后，根据画面分割需要进行视频图像数据抽取，并将抽取的视频图像数据按照一定的规则存储到图像存储器。最后，按照数字视频图像的数据格式，将四路视频图像合成一路编码输出，实现了四路视频图像分割的功能。从而验证了电路设计和分割方法的正确性。 本文通过由FPGA实现多路视频图像的采集、存储和合成等逻辑控制功能，I2C总线对两片视频解码器进行动态配置等方法，实现四路视频图像的轮流采集、存储和图像的合成，提高了系统集成度，并可根据系统需要修改设计和进一步扩展功能，同时提高了系统的灵活性。
上传时间： 2013-04-24
上传用户：gundan
