虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

全相位谱分析

  • 光伏并网逆变器的研究及可靠性分析.rar

    随着环境污染和能源短缺问题的日趋严重,寻找一种储备大、无污染的新能源已经上升到世界各国的议事日程。太阳能作为当今最理想环保的能源之一,已经得到了人类越来越广泛的应用。本文以光伏(Photovoltaic—PV)并网发电系统为研究对象,以最大限度利用太阳能、无污染回馈电网为主要目标,开展了光伏并网发电系统的理论研究和仿真,具有重要的现实意义。光伏并网逆变器是光伏并网发电系统中必不可少的设备之一,其效率的高低、可靠性的好坏将直接影响整个光伏发电系统的性能和投资。本文主要研究适用于并网型光伏发电系统的逆变器。 本文以一个完整的光伏并网发电系统为研究对象,重点对单相光伏并网系统进行了全面的分析,并从并网系统的主电路拓扑、控制策略、孤岛效应以及系统的可靠性分析几个方面做了详细的分析和仿真实验。 首先,介绍了国内外光伏并网发电产业的现状,并对光伏并网发电系统的组成结构、优缺点、发展趋势及光伏并网发电系统对逆变器的要求做了简单介绍,对光伏并网发电系统建立了总体认识。 其次,讨论研究了逆变器主电路的拓扑形式,并根据实际情况,选择了无变压器的两级结构,即前级DC/DC变换器和后级DC/AC逆变器,两部分通过DClink连接。前级的DC/DC模块采用Boost拓扑结构,后级的DC/AC逆变器采用逆变全桥实现逆变,向电网输送功率。讨论确定了逆变器输出电流的控制方式,并最终确定了光伏并网发电系统的总体方案。高性能的数字信号处理器芯片(Digital Signal Processor—DSP)的出现,使得一些先进的控制策略应用于光伏并网的控制成为可能。本文以TI公司的数字信号处理器芯片TMS320F2812为核心,设计了控制电路并给出了驱动电路、保护电路的设计以及系统的电磁兼容设计思想。应用MATLAB/Simulink中的工具箱搭建了整个电路模型,进行了仿真实验研究。 再次,我们已经知道孤岛效应问题关系到光伏并网发电系统的安全问题。本文分析了孤岛效应产生的原因、对电网的危害和目前各种常用的被动和主动及外部孤岛效应的检测方法。根据本文涉及的光伏并网发电系统的特点,采用了电压前馈正反馈检测孤岛的方法,然后详细介绍了该方法的原理和实现过程, 并给出了逆变器的反孤岛效应模型和仿真实验结果。仿真结果证明,该方法是可行的,并且达到了IEEE Std.2000—929标准的规定。 光伏系统的可靠性研究对整个系统的经济运行乃至投资决策产生了重要影响。本论文以光伏并网发电系统的基本组成为线索,对各部分进行可靠性分析,对满足一定可靠性水平的光伏并网发电系统进行分析,从而对其的推广使用起到了理论指导作用。 关键词:光伏并网发电系统;逆变器;孤岛效应;DSP;可靠性分析

    标签: 光伏并网 逆变器 可靠性分析

    上传时间: 2013-04-24

    上传用户:daoxiang126

  • 电力电子装置电磁辐射问题的场分析.rar

    随着电力电子技术的迅速发展,电力电子装置正在向着高频化、大容量、小体积的方向发展,其电磁环境也变得更为复杂,随之带来的辐射电磁干扰也日益严重。在电力电子装置设计初期开展电磁兼容数值仿真和预测对解决复杂的电磁干扰问题意义重大。 本文介绍了国内外电力电子装置电磁兼容的研究现状。针对电力电子装置电磁兼容的复杂性,讨论了使用仿真软件进行电力电子装置电磁兼容分析的策略,主要面向电源印制电路板(PCB)、控制箱和变流器机柜全波电磁仿真的具体应用进行了研究。 首先对PCB电源板进行电磁兼容预测。采用软件Protel99SE和CST微波工作室(R)(CST MICROWAVE STUDIO(R),简称CST MWS(R))相结合进行分析,得到.PCB板的表面电流和电场分布图。根据分布图,分析电源板的辐射特性,提出提高PCB电磁兼容性的优化设计的设想,在PCB设计过程中加入对PCB电磁兼容性分析的场仿真,使PCB的电磁兼容分析有一个直观的参照物,有助于指导PCB的布局布线,对PCB优化设计,提高产品性能有重要作用。根据仿真结果将PCB电源板近似等效成电偶极子模型。 其次应用CST MICROSTRIPESTM软件计算控制箱的屏蔽效能,并在控制箱插入PCB电源板后进行辐射特性分析。 最后应用全波电磁仿真软件CST MWS(R)对变流器机柜进行电磁辐射干扰瞬态仿真,分析过程中考虑到了IGBT的开关尖峰、线缆和易产生干扰的电子元器件以及整个机箱机柜。运用线性网络理论对仿真结果进行标定,由此提出改进措施—采用unit cell和微扰理论设计屏蔽网,有效地抑制了电磁辐射。

    标签: 电力电子装置 电磁辐射

    上传时间: 2013-04-24

    上传用户:标点符号

  • 5kW全桥软开关DCDC电源.rar

    开关损耗及其带来的散热问题限制了变流器开关频率的提高,从而限制了变流器的小型化和轻量化。软开关技术能够有效的降低开关损耗,提高变流器的效率和开关频率,被广泛的应用在各种大功率开关电源场合。 本文首先对软开关技术进行了一个概述,介绍了软开关技术的工作原理及发展历史,特别提到了最新的控制型软开关技术。在第二章中,针对课题,着重讲述了全桥电路。作为对比,首先分析了全桥硬开关电路的工作原理和开关损耗。然后,分析了全桥软开关两种常见的实现方法:ZVS和ZVZCS,并针对几种常见拓扑,详细对比了它们的工作原理,软开关实现方法,软开关实现效果,软开关实现范围和总体效率,指出了它们的优缺点和各自适合的应用领域。在第三章中,首先介绍了全桥软开关的两种控制策略:移相全桥和有限双极性,从实现方法和对软开关效果的影响两个方面,做出比较。然后介绍了开关电源常见的三种控制方式:电压模式控制、峰值电流模式和平均电流模式控制,其中详细介绍了平均电流模式控制,给出了设计思想和步骤。最后,给出了全桥软开关电路的小信号模型,分析了软开关技术的引入对传统PWM硬开关全桥电路小信号模型的影响。第四章给出了5kW电力操作电源的具体设计步骤,如方案选择,磁设计、控制环路设计、副边整流电压尖峰吸收等关键步骤。第五章分析了实验波形和实验数据,验证了上述理论和设计的正确性。

    标签: DCDC 5kW 全桥

    上传时间: 2013-05-22

    上传用户:dajin

  • 大功率三相逆变器控制与并联技术研究.rar

    三相逆变器作为交流供电电源的主要部分,广泛地应用于电动车、电力设备、产业设备、交通车辆等领域。逆变器的并联控制技术以其广泛的应用前景也得到越来越深入地研究。人们对逆变电源的要求越来越高,高性能、高可靠性的大功率逆变器就是当今逆变电源的发展趋势之一。提高逆变电源容量主要有两个途径,设计大功率的逆变器和采用逆变器并联技术实现电源模块化。 为此,本文以两台400kVA组合式三相逆变器为对象,采用全数字化控制方式,主要研究了大功率三相逆变器的波形控制技术和并联控制技术。本文围绕大功率组合式三相逆变器,对其主电路结构、系统的数学模型、波形控制技术以及并联系统模型、并联控制方案进行了较为详细的分析和研究。分析了适用于大功率的组合式三相逆变器结构,并给出了400kVA组合式三相逆变器的主电路设计。建立和分析了组合式三相逆变器在ABC、αβ、dq 坐标系下的数学模型。针对大功率组合式三相逆变器,采用在dq 坐标系下的三相电压闭环统一控制方案。为了使大功率三相逆变器得到较好的输出电压波形质量,采用PID 瞬时值电压反馈控制和重复控制并联结合的控制方案。分析了PID 控制器和重复控制器的原理,并针对400kVA 三相逆变器的系统性能,给出了相应数字PID 控制器和重复控制器的设计。并利用Matlab 建立了系统的仿真模型,给出了理论研究结果。提出了有效提高系统动态性能的两种方法:加负载电流前馈和动态过程中强制改变改变调制比。介绍了大功率三相逆变器的短路限流保护技术,提出了采用瞬时值限流电路和单独的软件限流环相结合的方案,保证大功率三相逆变器在短路时自动限流保护。对两台大功率三相逆变器组成的并联系统的结构、环流特性及逆变器的输出功率进行了分析。详细分析了输出阻抗特性不同时,逆变器环流和输出功率分配的差异,得出了输出阻抗对环流和功率影响的一般规律。针对大功率三相逆变器并联系统,采用基于功率误差的分散逻辑控制方案。分析了基于功率误差的分散逻辑控制原理,逆变器输出功率的检测和母线信号综合的脉宽调制原理。根据400kVA 三相逆变器并联系统的输出阻抗特性,采用了无功调节输出电压幅值和同步锁相实现相位同步的并联控制策略。 本文最后在两台400kVA组合式三相逆变器样机上得到了实验验证。实验结果进一步验证了大功率三相逆变器的波形控制和并联控制策略有效可行性。

    标签: 大功率 三相逆变器 控制

    上传时间: 2013-07-03

    上传用户:coolloo

  • 基于DSP的全数字通信高频开关电源的研究与设计.rar

    随着电信业的迅猛发展,电信网络总体规模不断扩大,网络结构日益复杂先进。作为通讯支撑系统的通讯用基础电源系统,市场需求逐年增加,其动力之源的重要性也日益突出。庞大的电信网络高效、安全、有序的正常运行,对通信电源系统的品质提出了越来越严格的要求,推动了通信电源向着高效率、高频化、模块化、数字化方向发展。 本文在广泛了解通信电源的行业现状和研究热点的基础上,深入研究了开关电源的基本原理及相关技术,重点分析了开关电源功率因数技术及移相全桥软开关PWM技术的基本原理,并在这基础上设计了一款通信机房常用的48V/25A的通信电源模块,该电源模块由功率因数校正和DC/DC变换两级电路组成,采用了一些最新的技术来提高电源的性能。例如,在电路拓扑中引入软开关技术,通过采用移相全桥软开关PWM变换器实现开关管的零电压开通,减小功率器件损耗,提高电源效率;采用高性能的DSP芯片对电源实现数字PWM控制,克服了一般单芯片控制器由于运行频率有限,无法产生足够高频率和精度的PWM输出及无法完成单周期控制的缺陷;引入了智能控制技术,以模糊自适应PID控制算法取代传统的PID算法,提高了开关电源的动态性能。 整篇论文以电源设计为主线,在详细分析电路原理的基础上,进行系统的主电路参数设计、辅助电路设计、控制回路设计、仿真研究、软件实现。

    标签: DSP 全数字 通信

    上传时间: 2013-05-26

    上传用户:l254587896

  • 基于DSP的新型PWM大功率感应加热电源的研究.rar

    本文从感应加热基本原理出发,概述了感应加热技术的现状及发展趋势,在分析串联谐振逆变器各种功率控制策略原理及优缺点的基础上,对于移相调功轻载时的缺陷,本文将有限双极性PWM法引入逆变器轻载时的输出控制,通过DPLL锁相,使滞后桥臂的电压与电流始终保持一定的相位,同时结合非轻载时移相功率调节良好的特性,提出了一种基于DSP的新型功率控制策略,克服了传统移相全桥的缺点,使得高频逆变电源在轻载条件下仍能实现软开关,且轻载时电流连续调节范围广,三角畸变程度轻于PSPWM,大幅度的扩大了负载的适用范围,提高了电源整机效率。 在对新型PWM功率控制串联谐振逆变器工作过程进行分析的基础上,解决了所有开关管的软开关问题;并通过分析功率输出单元的输出电压、电流、功率等,进而得到一个脉冲周期的输出电压、电流及功率的计算式。在这些理论分析的基础上,本文设计了基于新型PWM功率控制策略的感应加热电源实验系统,对主电路各元器件进行了精确计算与设计,设计了以TMS320LF2407A为核心的控制与保护电路,并对DSP外围电路进行设计,同时编写了基于新型PWM功率控制策略,以数字环相环及功率控制算法为核心的DSP程序,相关的仿真与实验系统得到的输出波形很好的验证了新型PWM控制策略的可行性。

    标签: DSP PWM 大功率

    上传时间: 2013-04-24

    上传用户:gokk

  • 50V50A移相全桥ZVSDCDC变换器的设计.rar

    随着通讯技术和电力系统的发展,对通讯用电源和电力操作电源的性能、重量、体积、效率和可靠性都提出了更高的要求。而应用于中大功率场合的全桥变换器与软开关的结合解决了这一问题。因此,对其进行研究设计具有十分重要的意义。 首先,论文阐述PWM DC/DC变换器的软开关技术,且根据移相控制PWM全桥变换器的主电路拓扑结构,选定适合于本论文的零电压开关软开关技术的电路拓扑,并对其基本工作原理进行阐述,同时给出ZVS软开关的实现策略。 其次,对选定的主电路拓扑结构进行电路设计,给出主电路中各参量的设计及参数的计算方法,包括输入、输出整流桥及逆变桥的器件的选型,输入整流滤波电路的参数设计、高频变压器及谐振电感的参数设计以及输出整流滤波电路的参数设计。 然后,论述移相控制电路的形成,对移相控制芯片进行选择,同时对移相控制芯片UC3875进行详细的分析和设计。对主功率管MOSFET的驱动电路进行分析和设计。 最后,基于理论计算,对系统主电路进行仿真,研究其各部分设计的参数是否合乎实际电路。搭建移相控制ZV SDC/DC全桥变换器的实验平台,在系统实验平台上做了大量的实验。 实验结果表明,论文所设计的DC/DC变换器能很好的实现软开关,提高效率,使输出电压得到稳定控制,最后通过调整移相控制电路,可实现直流输出的宽范围调整,具有很好的工程实用价值。

    标签: ZVSDCDC 50V50A 移相全桥

    上传时间: 2013-08-04

    上传用户:zklh8989

  • 全数字超声诊断系统部分核心算法的FPGA实现.rar

    60年代初,国际上首次将B超诊断仪应用于临床诊断,40多年来B超诊断仪的发展极为迅速。随着数字信号处理及计算机技术的发展,目前国际上先进水平的超声诊断设备几乎每一个环节都包含着数字信号处理的内容,研制全数字化的超声诊断设备已成为发展趋势。 @@ 基于FPGA及嵌入式操作系统的全数字超声诊断系统具有技术含量高、便携的特点,可用数字硬件电路来实现数据量极其庞大的超声信息的实时处理。 @@ 本文从超声诊断原理入手,在对超声诊断系统中的几个关键技术进行分析的基础上,重点研究开发超声诊断系统中数字信号处理部分的两个核心算法。以FPGA芯片为载体,在Quartus Ⅱ平台中采用Verilog HDL语言进行编程并仿真验证,分别实现了数字FIR滤波器及CORDIC坐标变换两个模块的功能。另外,采用Verilog HDL语言对应用于图像显示模块的SPI接口进行了编程设计,编译下载至FPGA中,最终实现了与ARM A8的OMPG3530板之间高速串行数据的传输。 @@ 采用在单片FPGA芯片内实现数字式超声诊断部分核心算法并与高性能ARMA8处理器相配合的数字信号处理解决方案,具有高速度、高精度、高集成度、便携的特点,为全数字化便携超声诊断设备的研制打下了基础。 @@关键词:超声诊断系统;FPGA;数字FIR滤波器;CORDIC算法;SPI总线

    标签: FPGA 全数字 超声诊断系统

    上传时间: 2013-07-07

    上传用户:hxy200501

  • 基于FPGA通信原理实验系统的研究.rar

    通信与信息技术行业飞速发展,已成为我国支柱产业之一。随着该行业的迅速发展,社会对具备实际动手能力人才的需求也不断增加,高校通信教学改革势在必行。在最初的通信原理实验设备中每个实验独立占用一块硬件资源,随着EDA技术的发展,实验设备厂商将CPLD/FPGA技术作为独立的一项实验内容,加入到通信原理实验设备中。FPGA技术具备集成度高、速度快和现场可编程的优势,适合高集成度和高速的时序运算。本文总结现有通信原理实验设备的优缺点,采用FPGA技术设计出集验证性和设计性于一体,具备较高的综合性和系统性的通信原理实验系统。  本系统提供了一个开放性的硬件、软件平台,从培养学生实际动手能力出发,利用FPGA在通用的硬件上实现所有实验内容。学生在本系统上除了能完成已固化的实验内容,还可以实现电子设计开发和验证。这对培养学生的实践能力大有裨益。  本文结合数字通信系统基本模型,把基于FPGA的通信原理实验系统划分为信号源模块、发送端模块、信道仿真模块、接收端模块和同步模块几部分。其中,模拟信号源采用DDS技术,能够生成非常高的频率精度,可作为任意波形发生器。发送端和接收端模块结合到一起组成多体制调制解调器,形成多频段、多波形的软件无线电系统。载波同步采用全数字COSTAS环提取技术,具备良好的载波跟踪特性,利用对载波相位不敏感 的Gardner算法跟踪位同步信号。  本文首先介绍了通信原理实验系统的研究现状和意义;然后根据通信系统模型从《通信原理》各个章节中提炼出各模块的实验内容,分别列出各实验的数字化实现模型;继而根据各模块资源需求选取合适FPGA芯片,并给出硬件设计方案;最后,给出各模块在FPGA上具体实现过程、系统测试结果及分析。测试和实际运行结果表明设计方法正确,且功能和技术指标满足设计要求。 关键词:通信原理,实验系统,FPGA,DDS,多体制调制解调,全数字COSTAS环,位同步

    标签: FPGA 通信原理 实验系统

    上传时间: 2013-07-07

    上传用户:evil

  • FPGA内全数字延时锁相环的设计.rar

    现场可编程门阵列(FPGA)的发展已经有二十多年,从最初的1200门发展到了目前数百万门至上千万门的单片FPGA芯片。现在,FPGA已广泛地应用于通信、消费类电子和车用电子类等领域,但国内市场基本上是国外品牌的天下。 在高密度FPGA中,芯片上时钟分布质量变的越来越重要,时钟延迟和时钟偏差已成为影响系统性能的重要因素。目前,为了消除FPGA芯片内的时钟延迟,减小时钟偏差,主要有利用延时锁相环(DLL)和锁相环(PLL)两种方法,而其各自又分为数字设计和模拟设计。虽然用模拟的方法实现的DLL所占用的芯片面积更小,输出时钟的精度更高,但从功耗、锁定时间、设计难易程度以及可复用性等多方面考虑,我们更愿意采用数字的方法来实现。 本论文是以Xilinx公司Virtex-E系列FPGA为研究基础,对全数字延时锁相环(DLL)电路进行分析研究和设计,在此基础上设计出具有自主知识产权的模块电路。 本文作者在一年多的时间里,从对电路整体功能分析、逻辑电路设计、晶体管级电路设计和仿真以及最后对设计好的电路仿真分析、电路的优化等做了大量的工作,通过比较DLL与PLL、数字DLL与模拟DLL,深入的分析了全数字DLL模块电路组成结构和工作原理,设计出了符合指标要求的全数字DLL模块电路,为开发自我知识产权的FPGA奠定了坚实的基础。 本文先简要介绍FPGA及其时钟管理技术的发展,然后深入分析对比了DLL和PLL两种时钟管理方法的优劣。接着详细论述了DLL模块及各部分电路的工作原理和电路的设计考虑,给出了全数字DLL整体架构设计。最后对DLL整体电路进行整体仿真分析,验证电路功能,得出应用参数。在设计中,用Verilog-XL对部分电路进行数字仿真,Spectre对进行部分电路的模拟仿真,而电路的整体仿真工具是HSIM。 本设计采用TSMC0.18μmCMOS工艺库建模,设计出的DLL工作频率范围从25MHz到400MHz,工作电压为1.8V,工作温度为-55℃~125℃,最大抖动时间为28ps,在输入100MHz时钟时的功耗为200MW,达到了国外同类产品的相应指标。最后完成了输出电路设计,可以实现时钟占空比调节,2倍频,以及1.5、2、2.5、3、4、5、8、16时钟分频等时钟频率合成功能。

    标签: FPGA 全数字 延时

    上传时间: 2013-06-10

    上传用户:yd19890720