不间断电源(UPS)是一种能提供优质电源并保证电源供应连续的电力电子装置。它的应用范围广泛，在很多领域，UPS已经成了标准配置。采用数字信号处理器(DSP)实现UPS的数字化控制是当前许多UPS设计者关注的问题。DSP在UPS中的应用主要集中在两个方面：一是将各种先进的控制方法用于逆变实时数字控制；二是利用DSP实现更准确更迅速的锁相环控制。 本文分析了当前逆变控制的各种方案，针对逆变的扰动及谐波周期出现的特点，采用了重复控制来提高逆变输出的稳态特性。因为重复控制具有一个周期延迟控制的特点，本文也采用了PID控制来改善逆变控制的动态性能。本文分析了目前重复控制的常用方案，在建立UPS逆变滤波电路数学模型的基础上设计了新的重复控制和PID控制结合的方案。对重复控制与PID复合控制方案在MATLAB中作了仿真。仿真试验证明了控制方案的有效性。 在硬件方面，设计了在线式UPS系统中DSP的接口电路，其中包括DSP供电电路，蓄电池电压过低检测电路，市电及输出电压过零检测等电路。对DSP的资源进行了分配，充分利用了DSP的外设多和速度快的特点。 在软件方面，设计了各部分的程序，其中包括主程序，软件锁相及正弦参考信号生成程序，输出有效值控制程序以及各种相关的中断及保护程序。 本文结合实际，搭建了实验线路，给出了实验线路的原理及各部分的实验电路。该实验电路可对逆变控制过程和锁相环节进行控制实验。 本文将PID控制与重复控制相结合，对逆变器输出进行控制，验证了重复控制与PID复合控制的有效性。本文还对UPS的DSP数字化控制作了研究，这些都对UPS技术的进步有积极的作用。
上传时间： 2013-05-17
上传用户：t1213121
在数字化推进速度加快的大背景下，全球农业也由传统农业向现代农业方向转变，而实现农业信息与数字化则是现代化农业的重要标志与核心技术。我国农业具有地域分散、对象多样、生物自身变异大、环境因子不确定等特点，也是受环境影响最明显的领域，因此对环境与生物信息的监测显得十分重要。同时现代无线网络信息技术和计算机应用等技术近几年得到了长足的发展，广泛的应用于工业的各个领域。因此，将这些最新的技术应用于相对发展较慢的农业各领域显得迫在眉睫。 本文根据农业对象具有偏远、分散、易变、多样等特点，提出了一种针对农业环境信息远程监测的系统设计方案，并从软件和硬件二方面详细介绍了系统方案的设计和实现方法。本研究通过采用μC/OS-Ⅱ系统的嵌入式技术，实现了数据采集系统底层网络与信息发布上层网络的无缝连接为建立基于WEB的农业环境远程监测系统奠定了基础，同时也为农业网络通信“最后一公里”问题的解决提供了一种解决方案。 该系统的设计充分利用了网络技术。通过INTERNET，用户可以随时了解农业环境的实时情况以采取措施。系统中嵌入式操作系统μC/OS-Ⅱ的应用提高了系统的实时性、可靠性和可扩展性：减少了对系统硬件的依赖，增加了系统安全性；降低了成本。特别是自主开发的核心板卡，经连续的调试运行稳定、数据可靠。 本文首先介绍了高速实时数据采集系统的发展和现状。由于传统的设计方式的欠缺而考虑到将嵌入式操作系统引入到该系统中，很好的解决了多传感器的接入，使得本系统具有巨大的灵活性和可扩展性。 本文以源码开放的嵌入式操作系统μC/OS-Ⅱ为核心，以LPC2210微控制器为载体，充分利用GPRS无线网络传输技术，实现了高速实时信息监测系统的关键设计。 考虑到该系统以后的可扩展性，在设计的过程中硬件部分预留了一部分接口电路以备后续开发使用；软件的设计过程中应该注意的问题和实际操作中出现的一系列问题以及解决办法在文中都有详细的说明，并且软件的基本构架在文章中也有所体现，文章结尾给出了一些系统经实验后在WEB上发布显示的数据。
上传时间： 2013-07-09
上传用户：juyuantwo
任意波形发生器已成为现代测试领域应用最为广泛的通用仪器之一，代表了信号源的发展方向。直接数字频率合成(DDS)是二十世纪七十年代初提出的一种全数字的频率合成技术，其查表合成波形的方法可以满足产生任意波形的要求。由于现场可编程门阵列(FPGA)具有高集成度、高速度、可实现大容量存储器功能的特性，能有效地实现DDS技术，极大的提高函数发生器的性能，降低生产成本。 本文首先介绍了函数波形发生器的研究背景和DDS的理论。然后详尽地叙述了用FPGA完成DDS模块的设计过程，接着分析了整个设计中应处理的问题，根据设计原理就功能上进行了划分，将整个仪器功能划分为控制模块、外围硬件、FPGA器件三个部分来实现。最后就这三个部分分别详细地进行了阐述。 在实现过程中，本设计选用了Altera公司的EP2C35F672C6芯片作为产生波形数据的主芯片，充分利用了该芯片的超大集成性和快速性。在控制芯片上选用了三星公司的上S3C2440作为控制芯片。本设计中，FPGA芯片的设计和与控制芯片的接口设计是一个难点，本文利用Altera的设计工具QuartusⅡ并结合Verilog—HDL语言，采用硬件编程的方法很好地解决了这一问题。论文最后给出了系统的测量结果，并对误差进行了一定分析，结果表明，可输出步进为0.01Hz，频率范围0.01Hz～20MHz的正弦波、三角波、锯齿波、方波，或0.01Hz～20KHz的任意波。通过实验结果表明，本设计达到了预定的要求，并证明了采用软硬件结合，利用FPGA技术实现任意波形发生器的方法是可行的。
上传时间： 2013-08-03
上传用户：1079836864
随着我国工业和国民经济的快速发展，电网负荷急剧增加，特别是冲击性、非线性负荷所占比重不断加大，使得供电电压发生波动和闪变，严重影响着电网的电能质量。根据国际电工委员会(IEC)电磁兼容(EMC)标准IEC61000-3-7以及国标GB12326-2000，电压波动和闪变己成为衡量电能质量的重要指标。 电压波动和闪变作为衡量电能质量的重要指标，能更直接、迅速地反映出电网的供电质量。然而，目前国内还没有很好的电压波动与闪变测量的数字信号处理方法。为此，论文在深入研究电压波动和闪变测量技术的基础上，提出一种基于Simulink/DSP Builder的数字信号处理的FPGA设计方法，利用DSP Builder工具将Simulink的模型文件(．mdl)转化成通用的硬件描述语言VHDL文件，避免了VHDL语言手动编写系统的烦琐过程，从而能够将更多精力集中于系统算法的优化上。该方法充分利用Matlab/Simulink系统建模的优势，同时也能够发挥FPGA并行执行速度快、测量精度高的优点。 论文首先介绍了电压波动和闪变的基木概念、特征量，阐述了电压波动与闪变的测量原理，分析比较了现有测量方法和装置的特点和优劣。然后依据电压波动与闪变测量的IEC标准以及国家标准，在对电压波动与闪变测量模拟仿真的基础上研究其数字化实现方法，即采用数字滤波的方式在Simulink/DSP Builder工具下设计电压波动与闪变测量系统的数字模型。同时在ModelSim SE6.1d软件下进行了系统功能仿真，并且在Altera公司的FPGA设计软件QuartusⅡ6.0下进行了系统时序仿真。 仿真结果表明，基于Simulink/DSP Builder窗口化的数字信号处理的FPGA设计方案，设计简单、快捷高效，能够满足电压波动和闪变测量最初的系统设计要求，为进一步从事电压波动和闪变测量研究提供了一种全新的设计理念，具有一定的理论与现实意义。
上传时间： 2013-07-10
上传用户：笨小孩
随着科学技术的快速发展和数据采集系统的广泛应用，人们对数据采集系统的速度、精度、易操作性以及实时性的要求也在不断地提高。通用串行总线USB作为一种新型的微机总线接口规范，以其使用方便、易于扩展、速度快等优点而被广泛地应用于数据采集系统中。现场可编程门阵列最大的特点是结构灵活，开发周期较短，适合于实时信号处理，已被广泛应用于通信、数据采集、图像处理等诸多领域。 @@ 本文充分利用USB和FPGA的上述优点，设计了一种基于USB2.0技术和FPGA技术相结合的高速数据采集系统。 @@ 首先，对数据采集基本理论及系统相关技术进行了简单地介绍。 @@ 其次，对以ADC转换器(TLC5510)、FPGA芯片(EP1C6Q240C8)为控制器和USB接口芯片(CY7C68013A-56，简称FX2)为主的数据采集系统进行了硬件设计和分析，并在此设计的基础上给出相应的原理图、PCB。硬件设计主要包括FPGA与ADC和FX2之间的接口电路设计以及硬件逻辑设计。 @@ 再次，根据系统需求，对系统软件部分进行了设计，分三部分：一是为满足FX2在USB上的最大传输速率而编写的固件程序；二是在PC机中的WindowsXP系统下利用GPD编写USB设备驱动程序；三是充分了解FX2的主要功能特点，并编写出应用程序。 @@ 最后，对系统的软硬件进行了调试，给出了调试结果和分析，对出现的问题给出了解决方案。结果表明，系统符合设计要求。 @@关键词：USB2.0；FPGA；SOPC；数据采集；固件；
上传时间： 2013-06-21
上传用户：cath
作为电子类专业学生，实验是提高学生对所学知识的印象以及发现问题和解决问题的能力，增加学生动手能力的必须环节。本设计的目的就是开发一套满足学生实验需求的信号源，基于此目的本信号源并不需要突出的性能，但经济上要求低成本，同时要求操作简单，能够输出多种波形，并且利于学生在此平台上认识信号源原理，同时方便在此平台上进行拓展开发。 设计中运用虚拟仪器技术将计算机屏幕作为仪器面板，采用EPP接口，同时在FPGA上开发控制电路，为后续开发留下了空间，同时节省了成本。本设计采用地址线16位，数据线12位的静态RAM作为信号源的波形存储器，后端采用两种滤波类型对需要滤波的信号进行滤波。启动信号时软件需要先将波形数据预存在存储器中便于调用，最后得到的结果基本满足教学实验的需求。 本文结构上首先介绍了直接采用DDS芯片制作信号源的利弊，及作者采用这种设计的初衷，然后介绍了信号源的整体结构，总体模块。以下章节首先介绍FPGA内部设计，包括总体结构和几大部分模块，包括：时钟产生电路，相位累加器，数据输入控制电路，滤波器控制电路，信号源启动控制电路。 然后介绍了其他模块的设计，包括存储器选择，幅度控制电路的设计以及滤波器电路的设计，本设计的幅度控制采用两级DA级联，以及后端电阻分压网络调节的方式进行设计，提高了幅度调节的范围。对于滤波器的设计，依据不同的信号频率，分成了4个部分，对于500K以下的信号采用的是二阶巴特沃斯有源低通滤波，对于500K以上至5M以下信号采用的五阶RC低通滤波器。 在软件设计部分，分成两个部分，对于底层驱动程序采用以Labwindows/CVI为平台进行开发，利用其编译和执行速度快，并且和LabVIEW能够很好连接的特性。对于上层控制软件，采用以LabVIEW为平台进行开发，充分利用其图化设计，易于扩展。 论文最后对所做工作进行了总结，提出了进一步改进的方向。
上传时间： 2013-04-24
上传用户：afeiafei309
近年来，语音识别研究大部分集中在算法设计和改进等方面，而随着半导体技术的高速发展，集成电路规模的不断增大与各种研发技术水平的不断提高，新的硬件平台的推出，语音识别实现平台有了更多的选择。语音识别技术在与DSP、FPGA、ASIC等器件为平台的嵌入式系统结合后，逐渐向实用化、小型化方向发展。 本课题通过对现有各种语音特征参数与孤立词语音识别模型进行研究的基础上，重点探索基于动态时间规整算法的DTW模型在孤立词语音识别领域的应用，并结合基于FPGA的SOPC系统，在嵌入式平台上实现具有较好精度与速度的孤立词语音识别系统。 本系统整体设计基于DE2开发平台,采用基于Nios II的SOPC技术。采用这种解决方案的优点是实现了片上系统，减少了系统的物理体积和总体功耗；同时系统控制核心都在FPGA内部实现，可以极为方便地更新和升级系统，大大地提高了系统的通用性和可维护性。 此外，由于本系统需要大量的高速数据运算，在设计中作者充分利用了Cyclone II芯片的丰富的硬件乘法器，实现了语音信号的端点检测模块，FFT快速傅立叶变换模块，DCT离散余弦变换模块等硬件设计模块。为了提高系统的整体性能，作者充分利用了FPGA的高速并行的优势，以及配套开发环境中的Avalon总线自定义硬件外设，使系统处理数字信号的能力大大提高，其性能优于传统的微控制器和普通DSP芯片。 本论文主要包含了以下几个方面： （1）结合ALTERA CYCLONE II芯片的特点，确定了基于FPGA语音识别系统的总体设计，在此基础上进行了系统的软硬件的选择和设计。 （2）自主设计了纯硬件描述语言的驱动电路设计，完成了高速语音采集的工作，并且对存储数据芯片SRAM中的原始语音数据进行提取导入MATLAB平台测试数据的正确性。整个程序测试的方式对系统的模块测试起到重要的作用。 （3）完成高速定点256点的FFT模块的设计，此模块是系统成败的关键，实现高速实时的运算。 （4）结合SOPC的特性，设计了人机友好接口，如LCD显示屏的提示反馈信息等等，以及利用ALTERA提供的一些驱动接口设计完成用户定制的系统。 （5）进行了整体系统测试，系统可以较稳定地实现实时处理的目的，具有一定的市场潜在价值。
上传时间： 2013-05-23
上传用户：ABCD_ABCD
MPEG-2是MPEG组织在1994年为了高级工业标准的图象质量以及更高的传输率所提出的视频编码标准，其优秀性使之成为过去十年应用最为广泛的标准，也是未来十年影响力最为广泛的标准之一。 本文以MPEG-2视频标准为研究内容，建立系统级设计方案，设计FPGA原型芯片，并在FPGA系统中验证视频解码芯片的功能。最后在0.18微米工艺下实现ASIC的前端设计。完成的主要工作包括以下几个方面： 1.完成解码系统的体系结构的设计，采用了自顶而下的设计方法，实现系统的功能单元的划分；根据其视频解码的特点，确定解码器的控制方式；把视频数据分文帧内数据和帧间数据，实现两种数据的并行解码。 2.实现了具体模块的设计：根据本文研究的要求，在比特流格式器模块设计中提出了特有的解码方式；在可变长模块中的变长数据解码采用组合逻辑外加查找表的方式实现，大大减少了变长数据解码的时间；IQ、IDCT模块采用流水的设计方法，减少数据计算的时间：运动补偿模块，针对模块数据运算量大和访问帧存储器频繁的特点，采用四个插值单元同时处理，增加像素缓冲器，充分利用并行性结构等方法来加快运动补偿速度。 3.根据视频解码的参考软件，通过解码系统的仿真结果和软件结果的比较来验证模块的功能正确性。最后用FPGA开发板实现了解码系统的原型芯片验证，取得了良好的解码效果。 整个设计采用Verilog HDL语言描述，通过了现场可编程门阵列(FPGA)的原型验证，并采用SIMC0.18μm工艺单元库完成了该电路的逻辑综合。经过实际视频码流测试，本文设计可以达到MPEG-2视频主类主级的实时解码的技术要求。
上传时间： 2013-07-27
上传用户：ice_qi
MP3音乐是目前最为流行的音乐格式，因其音质、复杂度与压缩比的完美折中，占据着广阔的市场，不仅在互联网上广为流传，而且在便携式设备领域深受人们喜爱。本文以MPEG-1的MP3音频解码器为研究对象，在实时性、面积等约束条件下，研究MP3解码电路的设计方法，实现FPGA原型芯片，研究MP3原型芯片的验证方法。 论文的主要贡献如下： (1)使用算法融合方法合并MP3解码过程的相关步骤，以减少缓冲区存储单元的容量和访存次数。如把重排序步骤融合到反量化模块，可以减少一半的读写RAM操作；把IMDCT模块内部的三个算法步骤融合在一起进行设计，可以省去存储中间计算结果的缓存区单元。 (2)反量化、立体声处理等模块中，采用流水线设计技术，设置寄存器把较长的组合逻辑路径隔开，提高了电路的性能和可靠性；使用连续访问公共缓存技术，合理规划各计算子模块的工作时序，将数据计算的时间隐藏在访存过程中；充分利用频率线的零值区特性，有效地减少数据计算量，加快了数据处理的速度。 (3)设计了MP3硬件解码器的FPGA原型芯片。采用Verilog HDL硬件描述语言设计RTL级电路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA开发板为平台，实现MP3解码器的FPGA原型芯片。MP3硬件解码器在Stratix II EP2S180器件内的资源利用率约为5％，其中组合逻辑查找表ALUT为7189个，寄存器共有4024个，系统频率可达69.6MHz，充分满足了MP3解码过程的实时性要求。实验结果表明，MP3音频解码FPGA原型芯片可正常播放声音，解码音质良好。
上传时间： 2013-07-01
上传用户：xymbian
由于移动环境的复杂性，无线信号在发送传输和接收过程中有很明显的衰落现象，特别是在高频无线通信中，多径衰落或频率选择性衰落对无线信号的干扰最为严重。通过分集接收技术，Rake接收机在CDMA移动通信系统中抗多径衰落效果尤为明显。作为一种新颖的多址接入方式，多载波CDMA充分利用了OFDM最优频率利用率以及CDMA的多址和频率分集，且系统容量和抗符号间干扰性能明显优于传统的单载波CDMA。这些特性使得多载波CDMA成为未来的宽带无线通信系统最有希望的候选。 @@ 本文研究了一种多载波扩频通信系统，介绍了其Rake接收机工作原理和设计思想，进行了理论仿真并用FPGA予以实现。 @@ 本文首先介绍了移动通信系统的发展历史以及OFDM和CDMA技术原理，并描述了OFDM和CDMA结合的三种系统（MC-DS-CDMA、MT-CDMA、MC-CDMA）的原理和系统模型；接着，介绍了目前影响移动通信的主要衰落以及Rake接收机基本原理及其作用。多径信号的每路信号都可能含有可以利用的信息，Rake接收机就是通过多个相关接收器接收多径信号中各路信号，通过信道估计和信道补偿消去信道因子的附加相位，并把他们合并在一起，以此来改善信号的信噪比和系统的可靠性；在此基础上，论文提出了一种多载波扩频通信系统的实现方案，并详细介绍了其Rake接收机实现原理，给出了最大比合并时各种分径数目下系统误码率的仿真图；最后介绍了此方案中Rake接收机的FPGA硬件实现设计方案及其系统 测试结果。@@ 仿真结果显示出随着分集径数的增加，系统的误码率显著降低。表明Rake接收机抗多径衰落效果显著，且在多载波CDMA系统中其分集效果更好，实现相对简单。最终Rake接收机的FPGA实现结果同理论仿真一致，时序通过，资源耗费不大，具有较大的实用价值。 @@关键词：多载波扩频通信，CDMA，Rake接收机，FPGA
上传时间： 2013-07-25
上传用户：axxsa
