fpga cpld 常见模块设计,包括基于fpga 的全数字锁向环,基于fpga cpld 的半整数分频器的设计等,很有用
标签: fpga cpld 模块设计
上传时间: 2014-11-06
上传用户:leehom61
摘要:AD9852是美国ANALOGDEVICES公司生产的新型直接数字频率合成器(DDS),具有频率转换速度快(小于lt~s)、频谱纯度高、工作温度范围宽(一25℃~+85℃)、集成度高等特点,是一种使用方便灵活、功能较强的芯片。AD9852由带有48位相位累加的数控振荡器、可墒程参考时钟倍乘器、反向正弦滤波器、计数倍乘器、两个300MHz12住数模转换器、高速模拟比较器和接口逻辑组成。可用于本振合成回路,高精度时钟发生器和FSK//3PSK调制。文中介绍了AD9852的工作原理、引脚功能以厦具体应用。
标签: ANALOGDEVICES 9852 DDS AD
上传时间: 2015-11-30
上传用户:kiklkook
经典的dds发生器ad9851vhdl的并行通信代码,能实现6倍频和正弦波的输出。不好k我。
标签: 9851 vhdl dds ad
上传时间: 2014-02-05
上传用户:yan2267246
adf4118频率合成器编程,用于选频器、选带器开发
标签: 4118 adf 频率合成器 编程
上传时间: 2013-12-23
上传用户:凤临西北
数字锁相环实现源码,有很大的参考价值。 由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成.
标签: 数字锁相环 源码
上传时间: 2014-01-04
上传用户:zq70996813
fpga中pll时钟实现的源代码,可实现倍频或分频
标签: fpga pll 时钟 源代码
上传时间: 2016-03-08
上传用户:hongmo
用ds1302与c8051f120的测试程序,已通过测试,使用的是外部晶振倍频到90MHz
标签: c8051f120 1302 ds 测试程序
上传时间: 2016-03-23
上传用户:l254587896
本示例中使用了一个DCM模块,将输入时钟50MHz,倍频到100MHz,分频到25MHz,不同的频率值通过LED进行演示。
标签: DCM 模块
上传时间: 2014-07-07
上传用户:亚亚娟娟123
利用verilog语言,设计分频器,很不错的参考资料
标签: verilog 语言
上传时间: 2013-12-03
上传用户:685
2MHz的数据时钟恢复电路,包括鉴相器、分频器及滤波器
标签: 2MHz 数据 时钟恢复 电路
上传时间: 2013-12-26
上传用户:电子世界