位同步

位同步是指在数据通信系统中，数据信号是以码元形式逐个地发送和接收的，这要求发、收双方的时钟要有一个稳定而可靠的同步关系。另外，无论是基带传输还是频带传输，接收端收到的信号都可能存在一定程度的畸变和干扰。为此，接收端就必须有一个与发送端码元定时脉冲频率相同、相位与最佳取样时刻一致的码元定时脉冲序列的过程，也称为码元同步。对位同步的基本要求以及它的实现方法，与载波同步相类似。为了获取码元定时信号，必须先确定接收到的基带信号中是否存在位定时的频率分量。如果存在此频率分量，就可用滤波器直接从中把位定时信息提取出来。而对某些本身不包含位定时信息的基带信号(如随机的二进制不归零码)，则有必要在基带信号中插入位同步的导频信号，或者对该基带信号进行某种码型变换，以达到获取位定时信息的目的。[1]

用于高性能显示接口评估板的10位接口电路板

10位显示接口板(DIB)的作用是协助评估AD9981或AD9980。它与评估板一起用来评估这些器件，属于评估板套件的一部分。它是一种导管，可在任何平板显示器、CRT、LCD(或DLP)投影仪或TFT平板(带LVDS接口)上显示

标签： 性能显示接口接口电路板评估板

上传时间： 2013-11-11

上传用户：
TLV5616 12 位 3微秒 DAC 串行输入可编程设置时间功耗

TLV5616 12 位 3微秒 DAC 串行输入可编程设置时间功耗

标签： 5616 TLV DAC 12

上传时间： 2013-11-02

上传用户：xinyuzhiqiwuwu
24位AD转换器CS5361原理及应用

CS5361 是CRYSTAL 公司推出的192kHz 采样率、多位( 24 位) 音频

标签： 5361 CS 24位 AD转换器

上传时间： 2013-11-07

上传用户：xauthu
16位高速模数转换模块的设计及其动态性能测试

本文结合研究所科研项目需要，基于16 位高速ADC 芯片LTC2204，设计了一种满足课题要求的高速度高性能的16 位模数转换板卡方案。该方案中的输入电路和时钟电路采用差分结构，输出电路采用锁存器隔离结构，电源电路采用了较好的去耦措施，并且注重了板卡接地设计，使其具有抗噪声干扰能力强、动态性能好、易实现的特点。

标签： 模数转换模块动态性能测试

上传时间： 2013-11-10

上传用户：cc1
基于FPGA的全新数字化PCM中频解调器设计

为了对中频PCM信号进行直接解调，提出一种全新的数字化PCM中频解调器的设计方法。在实现过程中，采用大规模的FPGA芯片对位帧同步器进行了融合，便于设备的集成化和小型化。这种新型的中频解调器比传统的基带解调器具有硬件成本低和误码率低等优点。

标签： FPGA PCM 数字化中频

上传时间： 2013-12-20

上传用户：jiangxiansheng
一种载波同步锁相环设计方案

研究了一种利用corid 算法的矢量及旋转模式对载波同步中相位偏移进行估计并校正的方法.设计并实现了基于corid 算法的数字锁相环.通过仿真验证了设计的有效性和高效性.

标签： 载波同步设计方案锁相环

上传时间： 2013-11-21

上传用户：吾学吾舞
数字式液位测量仪设计

本文设计数字式液位测量仪,采用双差压法对液位进行测量,有效地克服了液体密度变化对液位测量结果的影响,提高液位测量的精度。本设计的液位测量仪还能直接显示液位高度的厘米数。关键词:双差压法液位测量仪普通差压法测量液位, 精度无法保证。本文提出双差压法的改进方案,以克服液体密度变化对液位测量结果的影响,提高液位测量的精度。双差压法液位测量原理普通差压法测量液位的原理:只有在液体密度ρ恒定不变的条件下,差压△ P 才与液位高度H 呈线性正比关系,才可通过测量差压△P 间接地获取液位H 值。但液体密度ρ是液体组份和温度的多元函数。当液体组份和温度变化导致密度ρ改变时,即使液位高度H 没有变化,也将使差压信号△ P 改变,此时若还按原先的液体密度ρ从差压信号△ P 计算出液位H,显然将导致测量误差, 严重时会造成操作人员的错误判断。为此,本文提出采用两个差压传感器,如图1。其中差压传感器1 用于测量未知液位高度H 产生的差压,即密闭容器底部和液面上方的压力差:

标签： 数字式液位测量仪

上传时间： 2013-11-21

上传用户：源码3
使用时钟PLL的源同步系统时序分析

使用时钟PLL的源同步系统时序分析一）回顾源同步时序计算Setup Margin = Min Clock Etch Delay – Max Data Etch Delay – Max Delay Skew – Setup TimeHold Margin = Min Data Etch Delay – Max Clock Etch Delay + Min Delay Skew + Data Rate – Hold Time下面解释以上公式中各参数的意义：Etch Delay：与常说的飞行时间(Flight Time)意义相同，其值并不是从仿真直接得到，而是通过仿真结果的后处理得来。请看下面图示：图一为实际电路，激励源从输出端，经过互连到达接收端，传输延时如图示Rmin，Rmax，Fmin，Fmax。图二为对应输出端的测试负载电路，测试负载延时如图示Rising，Falling。通过这两组值就可以计算得到Etch Delay 的最大和最小值。

标签： PLL 时钟同步系统时序分析

上传时间： 2013-11-05

上传用户：VRMMO
基于选择进位32位加法器的硬件电路实现

为了缩短加法电路运行时间，提高FPGA运行效率，利用选择进位算法和差额分组算法用硬件电路实现32位加法器，差额分组中的加法单元是利用一种改进的超前进位算法实现，选择进位算法可使不同的分组单元并行运算，利用低位的运算结果选择高位的进位为1或者进位为零的运算结果，节省了进位选择等待的时间，最后利用XILINX进行时序仿真，在FPGA上进行验证，可稳定运行在高达50兆的频率，理论分析与计算机仿真表明该算法切实可行、有效并且易于实现。

标签： 进位加法器硬件电路实现

上传时间： 2013-12-19

上传用户：jshailingzzh
8位加法器和减法器设计实习报告

8位加法器和减法器设计实习报告

标签： 8位加法器减法器实习报告

上传时间： 2013-10-22

上传用户：sjyy1001