虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

位同步

位同步是指在数据通信系统中,数据信号是以码元形式逐个地发送和接收的,这要求发、收双方的时钟要有一个稳定而可靠的同步关系。另外,无论是基带传输还是频带传输,接收端收到的信号都可能存在一定程度的畸变和干扰。为此,接收端就必须有一个与发送端码元定时脉冲频率相同、相位与最佳取样时刻一致的码元定时脉冲序列的过程,也称为码元同步。对位同步的基本要求以及它的实现方法,与载波同步相类似。为了获取码元定时信号,必须先确定接收到的基带信号中是否存在位定时的频率分量。如果存在此频率分量,就可用滤波器直接从中把位定时信息提取出来。而对某些本身不包含位定时信息的基带信号(如随机的二进制不归零码),则有必要在基带信号中插入位同步的导频信号,或者对该基带信号进行某种码型变换,以达到获取位定时信息的目的。[1]
  • 液位传感器说明书

    液位传感器说明书,说明液位的原理。及应用

    标签: 液位传感器 说明书

    上传时间: 2013-07-23

    上传用户:脚趾头

  • 通信接口——编解码

    通信接口--编解码 曼彻斯特编码(Manchester Encoding),也叫做相位编码(PE),是 一个同步时钟编码技术,被物理层使用 来编码一个同步位流的时钟和数据

    标签: 通信接口 编解码

    上传时间: 2013-06-30

    上传用户:baiom

  • STM32的TIM1_CC1触发双ADC作同步规则转换

    TIM1_CC1触发双ADC作同步规则转换,DMA存储转换结果。 请使用\MDK-ARM(uV4)下的Keil工程文件,已调试通过。

    标签: STM ADC TIM 32

    上传时间: 2013-08-01

    上传用户:zhliu007

  • 32位单精度浮点加法器

    32位单精度浮点加法器。进行用加法运算,仿真输出

    标签: 精度 浮点 加法器

    上传时间: 2013-04-24

    上传用户:x4587

  • FPGA的高性能32位浮点FFTIP核的开发

    基于FPGA的高性能32位浮点FFTIP核的开发,适合fpga工程技术人员参考

    标签: FFTIP FPGA 性能 浮点

    上传时间: 2013-08-07

    上传用户:清风冷雨

  • 针对医疗系统基于ADC0809的多通道同步数据采集

    多通道同步数据采集系统的典型模型,并针对医疗系统设计完成了基于ADC0809的多通道同步数据采集装\r\n置,采集综合运用了光耦隔离及抗干扰、自修复等技术,提高了系统的性价比。\r\n

    标签: 0809 ADC 医疗系统 多通道

    上传时间: 2013-08-08

    上传用户:busterman

  • 基于DSP和FPGA实时视频采集、处理和显示平台

    基于高速数字信号处理器(DSP) 和大规模现场可编程门阵列( FPGA) ,成功地研制了小型\\r\\n化、低功耗的实时视频采集、处理和显示平台. 其中的DSP 负责图像处理,其外围的全部数字逻辑功能都集成在一片FPGA 内,包括高速视频流FIFO、同步时序产生与控制、接口逻辑转换和对视频编/ 解码器进行设置的I2 C 控制核等. 通过增大FIFO 位宽、提高传输带宽,降低了占用EMIF 总线的时间 利用数字延迟锁相环逻辑,提高了显示接口时序控制精度. 系统软件由驱动层、管理层和应用层组成,使得硬件管理与

    标签: FPGA DSP 实时视频 采集

    上传时间: 2013-08-08

    上传用户:PresidentHuang

  • 用FPGA实现的8点32 位FFT 处理器方案

    :文章针对目前数字信号处理中大量采用的快速傅立叶变换[FFT] 算法采用软件编程来处理的应用现状,在对FFT 算法进行\\\\\\\\r\\\\\\\\n分析的基础上,给出了用FPGA[Field Programmable Gate Array] 实现的8 点32 位FFT 处理器方案,并得到了系统的仿真结果。\\\\\\\\r\\\\\\\\n最后在Altera 公司FLEX10K系列FPGA 芯片上成功地实现了综合。

    标签: FPGA FFT 处理器 方案

    上传时间: 2013-08-09

    上传用户:yangzhiwei

  • 16位定点FFT-DSP的FPGA实现(相关代码和使用说明)

    16位定点FFT-DSP的FPGA实现(相关代码和使用说明)

    标签: FFT-DSP FPGA 定点 代码

    上传时间: 2013-08-11

    上传用户:a471778

  • 使用Verilog编写的同步FIFO

    使用Verilog编写的同步FIFO,可通过设置程序中的DEPTH设置FIFO的深度,FIFO_WRITE_CLOCK上升沿向FIFO中写入数据,\r\nFIFO_READ_CLOCK上升沿读取数据。本程序对FIFO上层操作简单实用。

    标签: Verilog FIFO 编写

    上传时间: 2013-08-12

    上传用户:ljt101007