基于ep3c10e144 FPGA +双核8位AD928设计的双通道示波器quartus8.0 verilog 工程源码+ PDF硬件原理图，双通道示波器应用到FPGA主控与双核8位AD9288，AD9288是一款双核8位单芯片采样模数转换器（ADC），内置片内采样保持电路，专门针对低成本、低功耗、小尺寸和易用性进行了优化。AD9288采用100 MSPS转换速率工作，在整个工作范围内都具有出色的动态性能。每个通道均可以独立工作通道数：2通道模拟带宽：30MHz采样率：双通道，每125Msps垂直精度：8bit存储深度：每通道不小于8KB电压灵敏度：10mv/div~5v/div（1:1探头）扫速范围：100ns/div~5s/divFFT功能：1024点FFTX-Y功能触发方式：单次、正常、自动，触发电压可调并带有超前触发功能480*320/3.5寸高分辨率液晶显示器。工作电压：6.2V~9V，推荐使用8V稳压电源
标签： ep3c10e144 fpga ad928 示波器 quartus
上传时间： 2022-01-21
上传用户：
STM32F30x 系列的12 位SAR ADC 有很多鲜明的特色性能，比如采样率可以达到5 MSPS，可支持差分输入，等等。但是，由于设计的不同，在使用上也有不少不太一样的地方，我们在使用STM32F30x 的ADC 外设的时候，还是要仔细了解一些使用的细节。
上传时间： 2022-02-22
上传用户：fliang
USB音频方案,USB声卡方案1. 描述ATE1133是一颗包含音频编解码器、HIFI级单麦克风输入和立体声耳机输出解决方案。内部集成多个模块，包括高速&全速USB Host/Device收发器(PHY)，ARM??Cortex?-M4?32-bit?MCU内核主频96MHZ，16bit ADC采样率：48、96KHZ、16bit DAC采样率：48、96KHZ，支持标准安卓耳机线控按键控制，支持美标CTIA带耳机插拔检测。它非常适用于USB C型桌面拓展坞、数据音频HUB、视频会议、Type-c耳机、C型音频转接头、USB话务耳机、USB车载AUX音频线等应用。此外还支持上位机Windows PC端软件界面在线调试仿真和更新片内flash闪存。2.特点·符合USB 2.0全速运行·符合USB AUDIO & HID设备类规范·支持Headset模式·支持Microphone模式·支持Speaker模式·支持硬件设置三种模式切换·支持左右声道平衡·麦克风Audio-ADC参数： 采样率：48、96KHZ 位宽：16Bit THD+N=0.005% SNR≥98 Bias电压：3V·立体声耳机输出Audio-DAC参数： 采样率：48、96KHZ 位宽：16Bit THD+N=0.003%(RL=32Ω) RL输出摆幅=1.6V 直驱16/32Ω耳机，最大功率35mW·内置低功耗ARM核心，全速运行功耗=3.3V@18ma，功耗0.06mW·支持线控耳机模式：上一曲、下一曲、播放/暂停、点按音量加减、长按音量连续加减·芯片单电源供电：3.3~5V-MAX·32针脚QFN32 4X4 封装
上传时间： 2022-03-22
上传用户：shjgzh
数字示波器功能强大,使用方便,但是价格相对昂贵。本文以Ti的MSP430F5529为主控器,以Altera公司的EP2C5T144C8 FPGA器件为逻辑控制部件设计数字示波器。模拟信号经程控放大、整形电路后形成方波信号送至FPGA测频,根据频率值选择采用片上及片外高速AD分段采样。FPGA控制片外AD采样并将数据输入到FIFO模块中缓存,由单片机进行频谱分析。测试表明:简易示波器可以实现自动选档、多采样率采样、高精度测频及频谱分析等功能。Digital oscilloscope is powerful and easy to use, but also expensive. The research group designed a low-cost digital oscilloscope, the chip of MSP430F5529 of TI is chosen as the main controller and the device of EP2C5T144C8 of Altera company is used as the logic control unit. Analog signal enter the programmable amplifier circuit, shaping circuit and other pre-processing circuit. The shaped rectangular wave signal is sent to FPGA for measure the frequency. According to the frequency value to select AD on-chip or off-chip high-speed AD for sampling. FPGA controls the off-chip AD sampling and buffers AD data by FIFO module. The single chip microcomputer receives the data, and do FFT for spectrum analysis. The test shows that the simple oscilloscope can realize automatic gain selection, sampling at different sampling rates, high precision frequency measurement and spectrum analysis.
上传时间： 2022-03-27
上传用户：
本文以“某港口航道水深适时监测技术研究”项目为背景,针对港口水深测量系统中发射的水声信号,采用基于GPS时间同步技术、以MCU+FPGA为核心控制单元的设计方案,设计了一套适用于工程实际的水声信号数据采集与处理系统。该系统作为港口航道水深适时监测技术的重要部分,具有极为重要的意义。水声信号数据采集控制的核心是FPGA,时序电路的设计采用VHDL语言实现。主要任务是控制ADC与FIFO的工作时序相互配合,实现水声信号的高速采集与存储。该数据采集系统位于港口航道的一侧,水声信号的发射端位于港口航道另一侧,在同步技术方面,系统使用GPS技术来实现。发射换能器和数据采集与处理系统的处理器同时读取GPS的时间信息,到达预设时刻时,水声信号发射端和数据采集系统同时启动,实现对水声信号的异地同步采集。水声信号数据的算法处理是由单片机实现的。数据采集完成之后,单片机读取FIFO中的数据,并对其作信号的短时能量分析,判断出水声信号的起始点,然后将水声信号的有效数据和水声信号起始点的位置通过VHF发送到上位机。实验测试证明,本文设计的数据采集与处理系统在采样率为4MHz时工作稳定可靠,功耗低,测量精度高,具有较强的实用性,在水声信号的采集与处理方面有着广阔的应用前景。
标签： 数据采集
上传时间： 2022-06-04
上传用户：
ADS1256 是TI（Texas I nstruments ）公司推出的一款低噪声高分辨率的24 位Si gma - Delta（"- #）模数转换器（ADC）。"- #ADC 与传统的逐次逼近型和积分型ADC 相比有转换误差小而价格低廉的优点，但由于受带宽和有效采样率的限制，"- #ADC 不适用于高频数据采集的场合。该款ADS1256 可适合于采集最高频率只有几千赫兹的模拟数据的系统中，数据输出速率最高可为30K 采样点／秒（SPS），有完善的自校正和系统校正系统， SPI 串行数据传输接口。本文结合笔者自己的应用经验，对该ADC 的基本原理以及应用做简要介绍。ADs1256 的总体电气特性下面介绍在使用ADs1256 的过程中要注意的一些电气方面的具体参数：模拟电源（AVDD ）输入范围+ 4 . 75V !+ 5 .25V，使用的典型值为+ 5 .00V；数字电源（DVDD ）输入范围+ 1 . 8V !+ 3 .6V，使用的典型值+ 3 .3V；参考电压值（VREF= VREFP- VREFN）的范围+ 0 .5V!+ 2 .6V，使用的典型值为+ 2 .5V；耗散功率最大为57mW；每个模拟输入端（AI N0 !7 和AI NC M）相对于模拟地（AGND）的绝对电压值范围在输入缓冲器（BUFFER）关闭的时候为AGND-0 .1 !AVDD+ 0 . 1 ，在输入缓冲器打开的时候为AGND !AVDD-2 .0 ；满刻度差分模拟输入电压值（VI N = AI NP -AI NN）为+ ／-（2VREF／PGA）；数字输入逻辑高电平范围0 .8DVDD!5 .25V（除D0 !D3 的输入点平不可超过DVDD 外），逻辑低点平范围DGND!0 .2DVDD；数字输出逻辑高电平下限为0 .8DVDD，逻辑低电平上限为0 .2DVDD，输出电流典型值为5mA；主时钟频率由外部晶体振荡器提供给XTAL1和XTAL2 时，要求范围为2 M!10 MHz ，仅由CLKI N 输入提供时，范围为0 .1 M!10 MHz 。
上传时间： 2022-06-10
上传用户：
摘要：微弱信号检测是随着工程应用而不断发展的一门学科。近年来，微弱信号检测相关研究已经成为一个热点研究领域，具体表现在对微弱信号检测方法的探寻、对微弱信号检测系统的设计、对微弱信号检测仪器的研发。本文中主要研究了利用锁相放大器进行有用信号提取的微弱信号检测原理与实现方法。首先介绍了微弱信号检测的基本理论与常见的几种检测方法，重点介绍了利用数字锁相放大器进行信号检测的原理。在此基础上，结合数字锁相放大器的相关检测原理，给出了数字锁相放大器的整体设计方案，着重从相关检测原理算法和移相算法方面对数字锁相放大器的设计作了深入探讨。重点研究了采样频率与相关运算结果的关系，在设计的过程中先使用MATLAB进行算法上的模拟，从模拟结果发现参考信号为方波而采样频率与信号频率成一定关系时，系统相关运算存在固有误差。为减少该误差，提出了将动态采样率的方法引入数字锁相放大器设计中，运算发现动态采样的采样频率数越多，奇点产生的误差越少，有效地解决奇点问题。最后，使用LabVIEW对设计的系统进行仿真测试。测试结果表明该数字锁相放大器在信号幅度为5V、噪声标准差小于等于50时（SWR=.34.04dB），能有效地检测出频率为500kHz以下的信号，系统检测结果与理论计算值的相对误差基本不超过2%。
上传时间： 2022-06-18
上传用户：
随着数字信号处理技术和数字电路工作速度的提高，以及对于系统灵敏度等要求的不断提高，对于高速、高精度的ADC、DAC的指标都提出了很高的要求。比如在移动通信、图像采集等应用领域中，一方面要求ADC有比较高的采样率以采集高带宽的输入信号，另一方面又要有比较高的位数以分辨细微的变化。因此，保证ADC/DAC在高速采样情况下的精度是一个很关键的问题。ADC/DAC芯片的性能测试是由芯片生产厂家完成的，需要借助昂贵的半导体测试仪器，但是对于板级和系统级的设计人员来说，更重要的是如何验证芯片在板级或系统级应用上的真正性能指标。ADC的主要参数ADC的主要指标分为静态指标和动态指标2大类。静态指标主要有：Differ ential Non-Li nearity（DNL）ntegral Non-Li nearity（INL）Of fset Error ull Scale Gain Error动态指标主要有：
上传时间： 2022-06-19
上传用户：
广东工业大学硕士学位论文 (工学硕士) 基于FPGA的PCIE数据采集卡设计数据采集处理技术与传感器技术、信号处理技术和PC机技术共同构成检测 技术的基础，其中数据采集处理技术作为实现自动化检测的前提，在整个数字化 系统中处于尤为重要的地位。对于核磁共振这样复杂的系统设备，实现自动化测 试显得尤为必要，又因为核磁共振成像系统的特殊性，对数据的采集有特殊要求， 需要根据各种脉冲序列的不同要求设置采样点数和采样间隔，根据待采信号的不 同带宽来设置采样率，将系统成像的数据采集下来进行处理，最后重建图像和显 示。因此本文基于现有的采集技术开发专门应用于核磁共振成像的数据采集卡。 该采集卡从软件与硬件两个方面对基于FPGA的PCIE数据采集卡进行了研 究，并完成了实物设计。软件方面以FPGA为核心芯片完成数据采集卡的接口控 制以及数据处理。通过Altera的GXB IP核对数据进行捕捉，同时根据实际需要 设计了传输协议，由数据处理模块将捕捉到的数据通过CIC滤波器进行抽取滤 波，然后将信号存入DDR2 SDRAM存储芯片中。在传输接口设计上采用PCIE 总线接口的数据传输模式，并利用FPGA的IP核资源完成接口的逻辑控制。 硬件部分分为FPGA外围配置电路、DDR2接口电路、PCIE接口电路等模 块。该采集卡硬件系统由Flash对FPGA进行初始化，通过FPGA配置PCIE总 线，根据FPGA中PCIE通道引脚的要求进行布局布线。DDR2接口电路模块依 据DDR2芯片驱动和接收端的电平标准、端接方式确定DDR2与FPGA之间通 信的各信号走线。针对各个模块接口电路的特点分别进行眼图测试，分析了板卡 的通信质量，对整个原理图布局进行了设计优化。 通过测试，该数据采集卡实现了通过CPLD对FPGA进行加载，并在FPGA 内部实现了抽取滤波等高速数字信号处理，各种接IsI和控制逻辑以及通过大容量 的DDR2 SDRAM缓存各种数据处理结果正确。经系统成像，该采集卡采集下来 的数字信息可通过图像重建准确成像，为核磁共振成像系统的工程实现打下了良 好的成像基础。
上传时间： 2022-06-21
上传用户：fliang
这是一个衡量通信速度的参数。它表示每秒钟传送的bit的个数。例如300波特表示每秒钟发送300个bit，当我们提到时钟周期时，我们就是指波特率例如如果协议需要4800波特率，那么时钟是4800Hz，这意味着串口通信在数据线上的采样率为4800Hz，通常电话线的波特率为14400，28800和36600，波特率可以远远大于这些值，但是波特率和距离成反比。串行口每秒发送或接收数据的码元数为传码，单位为波特，也叫波特率，若发送或接收一位数据所需时间为T，则波特率为1/T，相应的发送或接收时钟为1/T Hz。发送和接收设备的波特率应一致。位同步是实现收发双方的码元同步，由数据传输系统的同步控制电路实现。发送端由发送时钟的定时脉冲对数据序列取样再生，接收端由接收时钟的定时脉冲对接收数据序列取样判断，恢复原来的数据序列。因此，接收时钟和发送时钟必须同频同相，这是由接收端的定时提取和锁相环电路实现的。传码率与位同步必须同时满足。否则，接收设备接收不到有效信息
上传时间： 2022-06-22
上传用户：
