New-尚未归类-412册-8.64G 图解LC滤波器设计与制作-森荣二-303页-15.8M-.pdf
上传时间： 2013-08-01
上传用户：梧桐
专辑类-元器件样本专辑-116册-3.03G sd卡座的封装图.pdf
标签： 封装
上传时间： 2013-04-24
上传用户：胡佳明胡佳明
专辑类-元器件样本专辑-116册-3.03G micro-sd卡座的封装图.pdf
上传时间： 2013-05-20
上传用户：1079836864
专辑类-单片机专辑-258册-4.20G Motorola单片机实用技巧集萃（二）529页-7.9M.pdf
上传时间： 2013-07-03
上传用户：2728460838
专辑类-网络及电脑相关专辑-114册-4.31G 路由器知識講座-68页-1.5M-PPT版.ppt
上传时间： 2013-06-04
上传用户：leehom61
论文分析了混合式步进电动机的工作原理和运行特性。采用简化的磁网络模型，推导了建立二相混合式步进电机数学模型的关系式。并对步进电机的多种驱动技术进行了详细的研究，着重分析和论述了正弦脉宽调制细分驱动技术。文中对整个系统的结构、硬件电路设计及驱动软件编程进行了研究和实现，并给出了系统性能实验结果。 步进电机的使用离不开步进电机驱动器，驱动器的优劣影响着步进电机的运行性能。传统的驱动方式侧重于使步进电机绕组电流以尽可能短的时间上升到额定值，以提高电机高速运行时的转矩，一般步距角较大，且造成低速运行时的振动和噪声加大。针对此问题，开发出一种新型的基于单片机的多细分二相混合式步进电机驱动器。该驱动器以二相混合式步进电动机的静态和动态运行特性为出发点，主要分为数字控制部分、GAL片逻辑综合信号处理单元、SG3525恒流控制电路、驱动功放电路、过流保护及反馈电路和系统供电电源模块等。采用专用集成芯片和可编程逻辑器件，以8位单片机AT89C51为控制核心，实现恒流控制、正／反转运行、过流保护和多档位细分等功能。在器件选型和软、硬件设计方面兼顾了性能与成本等因素，性价比较高且通用性强。 该驱动器样机已完成制作并进行了联调测试，文中给出了测试结果并对所测波形进行了分析。实验结果表明，系统硬件和软件设计合理可行，各项技术指标均达到了设计要求。它与混合式步进电动机配套可以明显地改善步进电动机的运行性能，拓宽其应用领域。
上传时间： 2013-06-07
上传用户：西伯利亚狼
本文系统地论述了应用单片机开发步进电动机二维运动控制器的方法。该二维运动控制器的样品已经研制出来，经过实际运行测试，达到了设计要求，既能实现两轴独立运动控制，又能灵活方便地进行联动控制。由于控制软件对步进电动机采用了适当的自动调速方案，使得电机在运动过程中没有失步现象，运行平稳，定位精度高，重复定位性好。 本文所完成的主要工作有：(1)步进电动机驱动电路的研究。(2)系统控制方案设计。(3)硬件系统设计。单片机的选择、串行通信等电路设计。(4)软件系统设计。该控制器重点在于步进电动机的驱动电路硬件与控制软件的设计，以及上下位机串口通信的实现。本设计的控制环节由AT89S52单片机和环形分配器PMM8713构成，单片机采用RS-485标准的串口通信与上位机进行通信，利用PMM8713产生步进电动机运行和正反转的控制信号。驱动环节采用UC3842实现恒流驱动，给出特定的脉冲驱动信号，驱动功率管进行开通和关断，使步进电动机按照规定的轨迹和速度运行。软件部分由上位机软件和下位机软件共同组成。上位机软件用Visual Basic编制，界面友好，下位机软件用单片机汇编语言编制。上位机输入的指令经编译生成相应的目标代码并通过计算机串口发送到下位机中。下位机的功能：一是接收来自上位机的数据和命令；二是根据上位机发送的命令执行相应的动作；三是向上位机发送有关提示信息。 该控制系统在设计方面具有如下特点： 1.采用内部时钟方式产生步进电动机的驱动脉冲，而没有采用高速脉冲发生器等外部方式，用软件来实现，从而降低硬件成本。 2.硬件设计方面，尽可能地选择了标准化、模块化的电路，从而提高了设计的成功率和结构的灵活性。 3.尽可能选用了功能强、集成度高、通用性好、市场货源充足的电路或芯片。 控制器硬件结构简单，成本低廉，控制可靠，功能强大，使用方便，因而具有十分广阔的应用前景。
上传时间： 2013-05-16
上传用户：维子哥哥
这是在网上找的关于2.4G天线的设计方法，对于在设计2.4G天线的同事应该有点帮助
上传时间： 2013-06-16
上传用户：古谷仁美
随着中国二代导航系统的建设，卫星导航的应用将普及到各个行业，具有自主知识产权的卫星导航接收机的研究与设计是该领域的一个研究热点。在接收机的设计中，对于成熟技术将利用ASIC芯片进行批量生产，该芯片是专用芯片，一旦制造成型不能改变。但是对于正在研究的接收机技术，特别是在需要利用接收机平台进行提高接收机性能研究时，利用FPGA通用可编程门阵列芯片是非常方便的。在FPGA上的研究成果，一旦成熟可以很方便的移植到ASIC芯片，进行批量生产。本课题就是基于FPGA研究GPS并行捕获技术的硬件电路，着重进行了其中一个捕获通道的设计和实现。 GPS信号捕获时间是影响GPS接收机性能的一个关键因素，尤其是在高动态和实时性要求高的应用中或者对弱GPS信号的捕获方面。因此，本文在滑动相关法基础上引出了基于FFT的并行快速捕获方法，采用自顶向下的方法对系统进行总体功能划分和结构设计，并采用自底向上的方法对系统进行功能实现和验证。 本课题以Xilinx公司的Spartan3E开发板为硬件开发平台，以ISE9.2i为软件开发平台，采用Verilog HDL编程实现该系统。并利用Nemerix公司的GPS射频芯片NJ1006A设计制作了GPS中频信号产生平台。该平台可实时地输出采样频率为16.367MHz的GPS数字中频信号。 本课题主要是基于采样率变换和FFT实现对GPS C/A码的捕获。该算法利用平均采样的方法，将信号的采样率降低到1.024 MHz，在低采样率下利用成熟的1024点FFT IP核对C/A码进行粗捕，给出GPS信号的码相位(精度大约为1/4码片)和载波的多普勒频率，符合GPS后续跟踪的要求。 同时，由于FFT算法是以资源换取时间的方法来提高GPS捕获速度的，所以在设计时，合理地采用FPGA设计思想与技巧优化系统。基于实用性的要求，详细的给出了基于FFT的GPS并行捕获各个模块的实现原理、实现结构以及仿真结果。并达到降低系统硬件资源，能够快速、高效地实现对GPS C/A码捕获的要求。 本研究是导航研究所承担的国家863课题“利用多径信号提高GNSS接收机性能的新技术研究”中关于接收机信号捕获算法的一部分，对接收机的设计具有一定的参考价值。
上传时间： 2013-07-22
上传用户：user08x
二三极管场效应管代码查询，供选择器件时使用。
上传时间： 2013-07-11
上传用户：上善若水
