·永磁同步电机伺服系统功率主回路的设计
标签： 永磁同步电机 伺服系统 主回路 功率
上传时间： 2013-06-03
上传用户：glitter
差分时钟EMC设计标准电路，内有电路图，详实！
标签： EMC 差分 时钟 设计标准
上传时间： 2013-04-24
上传用户：muyehuli
vhdl实现数字时钟功能，整点报时，闹钟等功能
标签： 数字时钟
上传用户：zhang469965156
HOT51单片机C语言代码 29时钟DS1302(LCD)
标签： 1302 LCD DS 时钟
上传用户：17854267178
LCD显示计算功能，时钟显示 4*4键盘实现计算
标签： 51单片机 计算器 时钟
上传时间： 2013-07-05
上传用户：飞翔的胸毛
基于单片机的秒,分,时可调时钟的设计相关程序 。有关始终的设计请进入http://www.21ic.com/app/ce/201209/141515.htm
标签： 单片机 分 时钟
上传时间： 2013-08-01
上传用户：leixinzhuo
超炫的LED旋转时钟制作，内有详细制作步骤和源代码。
标签： LED 旋转时钟
上传用户：sqq
影响FPGA设计中时钟因素的探讨,能帮组FPGA的设计
标签： FPGA 时钟
上传时间： 2013-08-05
上传用户：wkxiian
异步FIFO是用来适配不同时钟域之间的相位差和频率飘移的重要模块。本文设计的异步FIFO采用了格雷（GRAY）变换技术和双端口RAM实现了不同时钟域之间的数据无损传输。该结构利用了GRAY变换的特点，使得整个系统可靠性高和抗干扰能力强，系统可以工作在读写时钟频率漂移达到正负300PPM的恶劣环境。并且由于采用了模块化结构，使得系统具有良好的可扩充性。
标签： FIFO GRAY RAM 适配
上传时间： 2013-08-08
上传用户：13817753084
基于FPGA和PLL的函数信号发生器时钟部分的实现
标签： FPGA PLL 函数信号发生器 时钟
上传用户：xzt
