VHDL语言的高频时钟分频模块。一种新的分频器实现方法。
标签： VHDL 语言 分频 模块
上传时间： 2013-08-10
上传用户：zxh122
大型设计中FPGA的多时钟设计策略,希望有需要的人喜欢
标签： FPGA 大型 多时钟 策略
上传时间： 2013-08-14
上传用户：zhichenglu
VHDL语言编写的时钟显示代码，简短而又易懂，个人觉得很不错
标签： VHDL 语言 编写 时钟显示
上传时间： 2013-08-19
上传用户：bpgfl
可以在里面修改协议.主要是cmos---fpga--usb(68013a)中除68013a部分的程序
标签： 68013a cmos fpga usb
上传时间： 2013-08-21
上传用户：半熟1994
FPGA异步时钟设计中的同步策略，需要
标签： FPGA 异步时钟 策略
上传时间： 2013-08-23
上传用户：540750247
通过fpga产生时钟的VHDL源码，QII7.1下调试通过
标签： fpga VHDL 时钟 源码
上传时间： 2013-08-24
上传用户：wtrl
附件中资料时模拟时钟方面的信息，可用单片机仿真软件仿真。
标签： 附件 模拟 时钟 方面
上传时间： 2013-08-26
上传用户：marten
基于FPGA的新型数据位同步时钟提取(CDR)实现方法
标签： FPGA CDR 数据 位同步时钟
上传时间： 2013-08-28
上传用户：huyahui
FPGA的时钟详细讲解，可以让你更加熟悉的了解FPGA的时钟设计。
标签： FPGA 时钟
上传时间： 2013-08-29
上传用户：1101055045
FPGA时钟分析，包括门控时钟与时钟偏仪分析，逻辑设计时钟分析，毛刺分析．
标签： FPGA 时钟 分
上传时间： 2013-08-30
上传用户：432234
