三极管开关电路设计详细过程：三极管除了可以当做交流信号放大器之外，也可以做为开关之用。严格说起来，三极管与一般的机械接点式开关在动作上并不完全相同，但是它却具有一些机械式开关所没有的特点。图1所示，即为三极管电子开关的基本电路图。由下图可知，负载电阻被直接跨接于三极管的集电极与电源之间，而位居三极管主电流的回路上。
上传时间： 2013-11-18
上传用户：peterli123456
气体开关在脉冲功率技术中有着广泛的应用，并有着特殊重要的地位，而开关也是制约脉冲功率技术的关键因素之一。开关的特性决定了脉冲功率信号的上升时间、幅值、脉冲宽度等参数。开关导通过程中的电阻和电感决定了脉冲的参数，所以研究开关的动态特性是很重要的。在脉冲功率中，脉冲上升时间要求在纳秒级，开关的电感和电阻对脉冲上升时间有很大的影响，因此确定开关的电阻和电感是非常必要的，本文设计了通过测量开关短路状态下的电流曲线得出开关电感电阻的方法。一般脉冲功率技术对波形的前沿要求较为苛刻，本文着重研究了开关动态参数及回路参数对脉冲前沿的影响。同时本文还分析了气体开关能耗与开关参数的关系。本文还利用国际通用的电磁暂态仿真软件PSCAD/EMTDC对开关回路及动态过程进行了仿真。本文对开关进行了实际实验，测量了开关的自击穿电压及其电流和电压波形。在测量脉冲电流时使用了罗戈夫斯基线圈，本文介绍了罗戈夫斯基线圈的原理及结构。
上传时间： 2013-11-15
上传用户：lionlwy
单片机学习的基本过程
上传时间： 2013-11-21
上传用户：450976175
单片机电子琴完整设计过程及源代码
上传时间： 2013-11-07
上传用户：1079836864
51单片机控制的遥控车制作过程总结和体会
上传时间： 2013-11-05
上传用户：ccccccc
at91rm9200启动过程教程 系统上电，检测BMS，选择系统的启动方式，如果BMS为高电平，则系统从片内ROM启动。AT91RM9200的ROM上电后被映射到了0x0和0x100000处，在这两个地址处都可以访问到ROM。由于9200的ROM中固化了一个BOOTLOAER程序。所以PC从0X0处开始执行这个BOOTLOAER(准确的说应该是一级BOOTLOADER)。这个BOOTLOER依次完成以下步骤： 1、PLL SETUP，设置PLLB产生48M时钟频率提供给USB DEVICE。同时DEBUG USART也被初始化为48M的时钟频率； 2、相应模式下的堆栈设置； 3、检测主时钟源（Main oscillator）； 4、中断控制器（AIC）的设置； 5、C 变量的初始化； 6、跳到主函数。 完成以上步骤后，我们可以认为BOOT过程结束，接下来的就是LOADER的过程，或者也可以认为是装载二级BOOTLOER。AT91RM9200按照DATAFLASH、EEPROM、连接在外部总线上的8位并行FLASH的顺序依次来找合法的BOOT程序。所谓合法的指的是在这些存储设备的开始地址处连续的存放的32个字节，也就是8条指令必须是跳转指令或者装载PC的指令，其实这样规定就是把这8条指令当作是异常向量表来处理。必须注意的是第6条指令要包含将要装载的映像的大小。关于如何计算和写这条指令可以参考用户手册。一旦合法的映像找到之后，则BOOT程序会把找到的映像搬到SRAM中去，所以映像的大小是非常有限的，不能超过16K-3K的大小。当BOOT程序完成了把合法的映像搬到SRAM的任务以后，接下来就进行存储器的REMAP，经过REMAP之后，SRAM从映设前的0X200000地址处被映设到了0X0地址并且程序从0X0处开始执行。而ROM这时只能在0X100000这个地址处看到了。至此9200就算完成了一种形式的启动过程。如果BOOT程序在以上所列的几种存储设备中找到合法的映像，则自动初始化DEBUG USART口和USB DEVICE口以准备从外部载入映像。对DEBUG口的初始化包括设置参数115200 8 N 1以及运行XMODEM协议。对USB DEVICE进行初始化以及运行DFU协议。现在用户可以从外部（假定为PC平台）载入你的映像了。在PC平台下，以WIN2000为例，你可以用超级终端来完成这个功能，但是还是要注意你的映像的大小不能超过13K。一旦正确从外部装载了映像，接下来的过程就是和前面一样重映设然后执行映像了。我们上面讲了BMS为高电平，AT91RM9200选择从片内的ROM启动的一个过程。如果BMS为低电平，则AT91RM9200会从片外的FLASH启动，这时片外的FLASH的起始地址就是0X0了，接下来的过程和片内启动的过程是一样的，只不过这时就需要自己写启动代码了，至于怎么写，大致的内容和ROM的BOOT差不多，不同的硬件设计可能有不一样的地方，但基本的都是一样的。由于片外FLASH可以设计的大，所以这里编写的BOOTLOADER可以一步到位，也就是说不用像片内启动可能需要BOOT好几级了，目前AT91RM9200上使用较多的bootloer是u-boot，这是一个开放源代码的软件，用户可以自由下载并根据自己的应用配置。总的说来，笔者以为AT91RM9200的启动过程比较简单，ATMEL的服务也不错，不但提供了片内启动的功能，还提供了UBOOT可供下载。笔者写了一个BOOTLODER从片外的FLASHA启动，效果还可以。 uboot结构与使用uboot是一个庞大的公开源码的软件。他支持一些系列的arm体系，包含常见的外设的驱动，是一个功能强大的板极支持包。其代码可以 http://sourceforge.net/projects/u-boot下载 在9200上，为了启动uboot，还有两个boot软件包，分别是loader和boot。分别完成从sram和flash中的一级boot。其源码可以从atmel的官方网站下载。 我们知道，当9200系统上电后，如果bms为高电平，则系统从片内rom启动，这时rom中固化的boot程序初始化了debug口并向其发送'c'，这时我们打开超级终端会看到ccccc...。这说明系统已经启动，同时xmodem协议已经启动，用户可以通过超级终端下载用户的bootloader。作为第一步，我们下载loader.bin.loader.bin将被下载到片内的sram中。这个loder完成的功能主要是初始化时钟，sdram和xmodem协议，为下载和启动uboot做准备。当下载了loader.bin后，超级终端会继续打印：ccccc....。这时我们就可以下在uboot了。uboot将被下载到sdram中的一个地址后并把pc指针调到此处开始执行uboot。接着我们就可以在终端上看到uboot的shell启动了，提示符uboot>，用户可以uboot>help 看到命令列表和大概的功能。uboot的命令包含了对内存、flash、网络、系统启动等一些命令。 如果系统上电时bms为低电平，则系统从片外的flash启动。为了从片外的flash启动uboot,我们必须把boot.bin放到0x0地址出，使得从flash启动后首先执行boot.bin，而要少些boot.bin，就要先完成上面我们讲的那些步骤，首先开始从片内rom启动uboot。然后再利用uboot的功能完成把boot.bin和uboot.gz烧写到flash中的目的，假如我们已经启动了uboot,可以这样操作： uboot>protect off all uboot>erase all uboot>loadb 20000000 uboot>cp.b 20000000 10000000 5fff uboot>loadb 21000000 uboot>cp.b 210000000 10010000 ffff 然后系统复位，就可以看到系统先启动boot，然后解压缩uboot.gz，然后启动uboot。注意，这里uboot必须压缩成.gz文件，否则会出错。 怎么编译这三个源码包呢，首先要建立一个arm的交叉编译环境，关于如何建立，此处不予说明。建立好了以后，分别解压源码包，然后修改Makefile中的编译器项目，正确填写你的编译器的所在路径。 对loader和boot，直接make。对uboot,第一步：make_at91rm9200dk,第二步：make。这样就会在当前目录下分别生成*.bin文件,对于uboot.bin，我们还要压缩成.gz文件。 也许有的人对loader和boot搞不清楚为什么要两个，有什么区别吗？首先有区别，boot主要完成从flash中启动uboot的功能，他要对uboot的压缩文件进行解压，除此之外，他和loader并无大的区别，你可以把boot理解为在loader的基础上加入了解压缩.gz的功能而已。所以这两个并无多大的本质不同，只是他们的使命不同而已。 特别说名的是这三个软件包都是开放源码的，所以用户可以根据自己的系统的情况修改和配置以及裁减，打造属于自己系统的bootloder。
上传时间： 2013-10-27
上传用户：wsf950131
在接口电路的设计中，硬件电路的调试是非常关键的一步，掌握了正确的调试方法对整个电路的设计过程会起到事半功倍的促进作用。本文选用5G14433芯片与MCS一51单片机接口电路为例说明了硬件电路的调试过程
上传时间： 2013-11-07
上传用户：农药锋6
过程通道与人机接口 过程通道是在计算机和生产过程之间设置的信息传送和转换的连接通道，它包括模拟量输入通道、模拟量输出通道、数字量（开关量）输入通道、数字量（开关量）输出通道。计算机和操作人员之间常常需要互通信息 ，为此计算机和操作人员之间应设置显示器和操作器，其中一种是CRT显示器和键盘，另外一种是针对某个生产过程控制的特点而设计的操作控制台等。通常把上述两类设备简称为人机接口。 作用：显示生产过程的状况；供操作人员操作；三是显示操作结果。数字量输入输出通道模拟量输出通道模拟量输入通道人机接口
上传时间： 2013-10-16
上传用户：l银幕海
§4-1 程序设计语言计算机程序设计语言是指计算机能够理解和执行的语言。 程序设计语言的种类很多，归纳起来有三种： 机器语言、汇编语言和高级语言。 编程时采用哪种语言由程序设计语言的特点和适用场合决定。 机器语言、汇编语言和高级语言比较一览表§4-2 汇编语言源程序格式汇编语言源程序格式如下：1、汇编语言源程序由一条一条汇编语句组成。2、每条汇编语句独占一行，以CR—LF结束。3、典型的汇编语句由四部分组成： 标号：操作码 操作数；注释§4-3 伪指令一、伪指令与指令的区别： 伪指令由汇编程序识别，用来对汇编过程进行某种控制,或者对符号、标号赋值。在汇编过程中, 伪指令不产生可执行的目标代码；而指令由CPU执行，在汇编过程中，产生可执行的目标代码，完成对数据的运算与处理。二、常用的伪指令：ORG END EQU DATA DB DW DS §4-4 汇编语言程序设计基础一、汇编语言程序设计的一般步骤 分析课题 确定算法 画流程图 编写程序 上机调试二、程序结构 按程序的走向可以将程序分成4种结构： 简单程序 分支程序 循环程序 子程序
上传时间： 2013-10-15
上传用户：daoxiang126
Verilog_HDL的基本语法详解（夏宇闻版）:Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。这也就是说，既可以用电路的功能描述也可以用元器件和它们之间的连接来建立所设计电路的Verilog HDL模型。Verilog模型可以是实际电路的不同级别的抽象。这些抽象的级别和它们对应的模型类型共有以下五种： 系统级（system）：用高级语言结构实现设计模块的外部性能的模型。 算法级（algorithm）：用高级语言结构实现设计算法的模型。 RTL级（Register Transfer Level）：描述数据在寄存器之间流动和如何处理这些数据的模型。 门级（gate-level）：描述逻辑门以及逻辑门之间的连接的模型。 开关级（switch-level）：描述器件中三极管和储存节点以及它们之间连接的模型。 一个复杂电路系统的完整Verilog HDL模型是由若干个Verilog HDL模块构成的，每一个模块又可以由若干个子模块构成。其中有些模块需要综合成具体电路，而有些模块只是与用户所设计的模块交互的现存电路或激励信号源。利用Verilog HDL语言结构所提供的这种功能就可以构造一个模块间的清晰层次结构来描述极其复杂的大型设计，并对所作设计的逻辑电路进行严格的验证。 Verilog HDL行为描述语言作为一种结构化和过程性的语言，其语法结构非常适合于算法级和RTL级的模型设计。这种行为描述语言具有以下功能： · 可描述顺序执行或并行执行的程序结构。 · 用延迟表达式或事件表达式来明确地控制过程的启动时间。 · 通过命名的事件来触发其它过程里的激活行为或停止行为。 · 提供了条件、if-else、case、循环程序结构。 · 提供了可带参数且非零延续时间的任务（task）程序结构。 · 提供了可定义新的操作符的函数结构（function）。 · 提供了用于建立表达式的算术运算符、逻辑运算符、位运算符。 · Verilog HDL语言作为一种结构化的语言也非常适合于门级和开关级的模型设计。因其结构化的特点又使它具有以下功能： - 提供了完整的一套组合型原语（primitive）; - 提供了双向通路和电阻器件的原语; - 可建立MOS器件的电荷分享和电荷衰减动态模型。 Verilog HDL的构造性语句可以精确地建立信号的模型。这是因为在Verilog HDL中，提供了延迟和输出强度的原语来建立精确程度很高的信号模型。信号值可以有不同的的强度，可以通过设定宽范围的模糊值来降低不确定条件的影响。 Verilog HDL作为一种高级的硬件描述编程语言，有着类似C语言的风格。其中有许多语句如：if语句、case语句等和C语言中的对应语句十分相似。如果读者已经掌握C语言编程的基础，那么学习Verilog HDL并不困难，我们只要对Verilog HDL某些语句的特殊方面着重理解，并加强上机练习就能很好地掌握它，利用它的强大功能来设计复杂的数字逻辑电路。下面我们将对Verilog HDL中的基本语法逐一加以介绍。
标签： Verilog_HDL
上传时间： 2013-11-23
上传用户：青春给了作业95
