三分频电路

带分频器的bcd计数电路设计

带分频器的bcd计数电路设计，verilog源码

标签： bcd 分频器计数电路

上传时间： 2014-01-14

上传用户：s363994250
半整数分频器电路的VHDL源程序

半整数分频器电路的VHDL源程序，供大家学习和讨论。

标签： VHDL 整数分频器电路

上传时间： 2013-12-24

上传用户：gxf2016
DPLL由鉴相器模K加减计数器脉冲加减电路同步建立侦察电路模N分频器构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K

DPLL由鉴相器模K加减计数器脉冲加减电路同步建立侦察电路模N分频器构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低.

标签： signal_out signal_in DPLL 模

上传时间： 2013-12-26

上传用户：希酱大魔王
介绍了一种基于软件无线电思想的频分多址中频数字化接收机系统设计方案。它采用Altera公司的FPGA构成核心单元,通过不同的软件配置实现对三路频分多址信号的解调。

介绍了一种基于软件无线电思想的频分多址中频数字化接收机系统设计方案。它采用Altera公司的FPGA构成核心单元,通过不同的软件配置实现对三路频分多址信号的解调。

标签： Altera FPGA 分多址

上传时间： 2016-10-11

上传用户：cmc_68289287
利用数控分频器设计硬件电子琴.硬件电子琴电路模块设计

利用数控分频器设计硬件电子琴.硬件电子琴电路模块设计

标签： 硬件电子琴数控分频器

上传时间： 2013-11-28

上传用户：Shaikh
N分频器则是一个简单的除N 计数器。分频器对脉冲加减电路的输出脉冲再进行N分频

N分频器则是一个简单的除N 计数器。分频器对脉冲加减电路的输出脉冲再进行N分频，得到整个环路的输出信号Fout。

标签： N分频计数器分频器减

上传时间： 2017-05-04

上传用户：royzhangsz
用NEC编码方式写的红外发送程序,包括三个部分,分频,编码,编码输出

用NEC编码方式写的红外发送程序,包括三个部分,分频,编码,编码输出

标签： NEC 编码编码方式红外

上传时间： 2014-12-04

上传用户：zhangyigenius
此为EDA设计的分频器模块。可以实现三种不同的频率信号

此为EDA设计的分频器模块。可以实现三种不同的频率信号，可以通过使用者自由设置频率大小

标签： EDA 分频器模块频率信号

上传时间： 2013-12-22

上传用户：671145514
数控分频器的输出信号频率为输入数据的函数。用传统的方法设计,其设计过程和电路都比较复杂,且设计成果的可修改性和可移植性都较差。基于VHDL 的数控分频器设计,整个过程简单、快捷,极易修改,可移植性

数控分频器的输出信号频率为输入数据的函数。用传统的方法设计,其设计过程和电路都比较复杂,且设计成果的可修改性和可移植性都较差。基于VHDL 的数控分频器设计,整个过程简单、快捷,极易修改,可移植性强。他可利用并行预置数的加法计数器和减法计数器实现。广泛应用于电子仪器、乐器等数字电子系统中。

标签： VHDL 数控分频器修改

上传时间： 2014-11-29

上传用户：1051290259
VHDL程序来让蜂鸣器发出音乐的声音这种电路设计要分好几个模块主要思路是用ROM记录乐谱然后用分频器分频还有就是用计数器读取乐谱另外还可以扩展使其显示音符

VHDL程序来让蜂鸣器发出音乐的声音这种电路设计要分好几个模块主要思路是用ROM记录乐谱然后用分频器分频还有就是用计数器读取乐谱另外还可以扩展使其显示音符这是一个做好了的就是ROM没填谱

标签： VHDL ROM 程序电路设计

上传时间： 2017-08-03

上传用户：ruan2570406