此文件为EDA的8位分频器，但可以用于不同位分频器，如：1位到10位等，用Quartus软件来，以文件VHD格式编译即可
标签： EDA 8位 分频器
上传时间： 2013-12-25
上传用户：003030
基于Quartus II的数控分频器的项目设计，实现对时钟信号的任意进制分频，包含了项目文件和VHDL源代码
标签： Quartus 数控 分频器 项目设计
上传时间： 2017-07-18
上传用户：yangbo69
VHDL语言的高频时钟分频模块。一种新的分频器实现方法。
标签： VHDL 语言 分频 模块
上传时间： 2017-07-21
上传用户：cylnpy
多路分频及周期检测 端口映射示例程序
标签： 多路 分频 周期 检测
上传时间： 2014-01-09
上传用户：wfeel
用于控制上调与下调 同时进行分频 依次按照顺序点亮发光二极管
标签： 控制 分频 发光二极管
上传时间： 2017-07-31
上传用户：koulian
教你用各种方法实现分频，实现良好的时序。个你的RTL开发增加经验
标签： 分频
上传时间： 2017-08-07
上传用户：jjj0202
可以产生任意分频,任意占空比的程序，适合初学者
标签： 分频 程序
上传时间： 2014-12-20
上传用户：plsee
自己做的VHDL交通灯控制器；分频器、信号控制器、时钟模块；EDA； 通过了仿真、运行。时间可以设置为随意的两位数.
标签： VHDL EDA 交通灯控制器 分频器
上传时间： 2017-08-10
上传用户：ghostparker
基于VDHL的38译码器的实现与58分频器的实现 FPGA主芯片：CycloneII EP2C35F672C6
标签： CycloneII VDHL FPGA 672C
上传时间： 2014-01-17
上传用户：banyou
分频器 8分频器 50 已经测试 可以用 代码可更改
标签： 分频器 50 代码 测试
上传时间： 2014-01-06
上传用户：181992417
