数控分频器设计:对于一个加法计数器,装载不同的计数初始值时,会有不同频率的溢出输出信号。计数器溢出时,输出‘1’电平,同时溢出时的‘1’电平反馈给计数器的输入端作为装载信号;否则输出‘0’电平。
上传时间: 2015-07-16
上传用户:wxhwjf
vhdl语言写的基数分频器,多平台,通过MODESIM仿真
上传时间: 2015-07-20
上传用户:541657925
多数位分频器.............................................可直接编译
上传时间: 2015-07-22
上传用户:whenfly
基于VHDL语言描述的一个分频器,根据端口值,可作为四分频,八分频等分频器使用。
上传时间: 2013-12-31
上传用户:集美慧
%直接型到并联型的转换 % %[C,B,A]=dir2par(b,a) %C为当b的长度大于a时的多项式部分 %B为包含各bk的K乘2维实系数矩阵 %A为包含各ak的K乘3维实系数矩阵 %b为直接型分子多项式系数 %a为直接型分母多项式系数 %
上传时间: 2014-01-20
上传用户:lizhen9880
直接型到级联型的形式转换 % [b0,B,A]=dir2cas(b,a) %b 为直接型的分子多项式系数 %a 为直接型的分母多项式系数 %b0为增益系数 %B 为包含各bk的K乘3维实系数矩阵 %A 为包含各ak的K乘3维实系数矩阵 %
上传时间: 2013-12-30
上传用户:agent
一种基于自适应分频的频率测量方法及其实现
上传时间: 2014-01-07
上传用户:270189020
非整数分频器 分频系数为无限不循环小数 vhdl
上传时间: 2015-08-17
上传用户:cccole0605
用Verilog实现基于FPGA的通用分频器
上传时间: 2015-08-20
上传用户:songrui
包含三种跳频序列编码的实现,实现了性能改进,很经典的。
上传时间: 2015-08-20
上传用户:wweqas