4017 CMOS 十进制计数器、分频器

相 关 资 源

• 利用计数器和分频器设计一个实时的时钟。一共需要1个模24计数器、2个模6计数器、2个模10计数器、一个生成1Hz的分频器和6个数码管解码器。最终用HEX5~HEX4显示小时（0~23）免费下载

  资源简介：利用计数器和分频器设计一个实时的时钟。一共需要1个模24计数器、2个模6计数器、2个模10计数器、一个生成1Hz的分频器和6个数码管解码器。最终用HEX5~HEX4显示小时（0~23），用HEX3~HEX2显示分钟（0~59），用HEX1~HEX0显示秒钟（0~59）。

  标签： HEX 计数器 模 1Hz

  上传时间： 2014-12-20

  上传用户：dbs012280

• 1.8421码十进制计数器 2.分频系数为8免费下载

  资源简介：1.8421码十进制计数器 2.分频系数为8，占空比为0.5的分频器 3.控制8个二极管的电路

  标签： 1.8421 十进制计数器 分频 系数

  上传时间： 2017-09-09

  上传用户：李梦晗

• N分频器则是一个简单的除N 计数器。分频器对脉冲加减电路的输出脉冲再进行N分频免费下载

  资源简介：N分频器则是一个简单的除N 计数器。分频器对脉冲加减电路的输出脉冲再进行N分频，得到整个环路的输出信号Fout。

  标签： N分频 计数器 分频器 减

  上传时间： 2017-05-04

  上传用户：royzhangsz

• 键控加/减计数器,将20MHz系统时钟经分频器后可得到5M、1M、100K、10K、5K、1K、10Hz、1Hz免费下载

  资源简介：键控加/减计数器,将20MHz系统时钟经分频器后可得到5M、1M、100K、10K、5K、1K、10Hz、1Hz

  标签： 100K 10K 1Hz MHz

  上传时间： 2014-01-17

  上传用户：qweqweqwe

• 数控分频器的输出信号频率为输入数据的函数。用传统的方法设计,其设计过程和电路都比较复杂,且设计成 果的可修改性和可移植性都较差。基于VHDL 的数控分频器设计,整个过程简单、快捷,极易修改,可移植性免费下载

  资源简介：数控分频器的输出信号频率为输入数据的函数。用传统的方法设计,其设计过程和电路都比较复杂,且设计成 果的可修改性和可移植性都较差。基于VHDL 的数控分频器设计,整个过程简单、快捷,极易修改,可移植性强。他可利用 并行预置数的加法计数器和减法计数器实现...

  标签： VHDL 数控 分频器 修改

  上传时间： 2014-11-29

  上传用户：1051290259

• 计数器,分频器,锁存器,驱动器分册免费下载

  资源简介：计数器,分频器,锁存器,驱动器分册

  标签： 计数器 分频器 分 锁存器

  上传时间： 2013-04-15

  上传用户：eeworm

• 现代集成电路实用手册-计数器-分频器-锁存器-驱动器分册-338页-5.7M.pdf免费下载

  资源简介：专辑类-器件数据手册专辑-120册-2.15G 现代集成电路实用手册-计数器-分频器-锁存器-驱动器分册-338页-5.7M.pdf

  标签： 338 5.7 集成电路

  上传时间： 2013-04-24

  上传用户：kiklkook

• 数字电路讲座:寄存器计数器分频器免费下载

  资源简介：数字电路讲座:寄存器计数器分频器

  标签： 数字电路 寄存器 分频器 讲座

  上传时间： 2013-10-27

  上传用户：DXM35

• 数控分频器设计:对于一个加法计数器免费下载

  资源简介：数控分频器设计:对于一个加法计数器，装载不同的计数初始值时，会有不同频率的溢出输出信号。计数器溢出时，输出‘1’电平，同时溢出时的‘1’电平反馈给计数器的输入端作为装载信号；否则输出‘0’电平。

  标签： 数控 分频器 加法 计数器

  上传时间： 2015-07-16

  上传用户：wxhwjf

• 本文件介绍的是用VerilogHDL语言设计分频器和32位计数器.免费下载

  资源简介：本文件介绍的是用VerilogHDL语言设计分频器和32位计数器.

  标签： VerilogHDL 语言 分频器 计数器

  上传时间： 2013-12-15

  上传用户：缥缈

• 常用2、4、6及任意偶数分频器的VHDL代码实现（原创）免费下载

  资源简介：常用2、4、6及任意偶数分频器的VHDL代码实现（原创）

  标签： VHDL 分频器 代码

  上传时间： 2013-12-17

  上传用户：330402686

• 常用1、3、5及任意奇数分频器的VHDL代码实现（原创）免费下载

  资源简介：常用1、3、5及任意奇数分频器的VHDL代码实现（原创）

  标签： VHDL 分频器 代码

  上传时间： 2013-12-26

  上传用户：rishian

• DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K免费下载

  资源简介：DPLL由 鉴相器 模K加减计数器 脉冲加减电路 同步建立侦察电路 模N分频器 构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低.

  标签： signal_out signal_in DPLL 模

  上传时间： 2013-12-26

  上传用户：希酱大魔王

• VHDL分频器免费下载

  资源简介：VHDL分频器，利用分频比较错法，要实现K=324/28=8.3571428571...的分频周期为28，18个8分频和10个9分频循环，所以设一个０到２7的循环计数器，每当1、4、7、10、13、16、19、22、27时进行9分频，其他时为8分频；为使占空比尽量接近50％，需要在每一个8或9分频...

  标签： VHDL 分频器

  上传时间： 2013-11-29

  上传用户：1079836864

• 分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL免费下载

  资源简介：分频器是FPGA设计中使用频率非常高的基本单元之一。尽管目前在大部分设计中还广泛使用集成锁相环(如altera的PLL，Xilinx的DLL)来进行时钟的分频、倍频以及相移设计，但是，对于时钟要求不太严格的设计，通过自主设计进行时钟分频的实现方法仍然非常流行。首先...

  标签： altera FPGA PLL 分频器

  上传时间： 2016-06-14

  上传用户：wpwpwlxwlx

• VHDL程序来让蜂鸣器发出音乐的声音 这种电路设计要分好几个模块 主要思路是用ROM记录乐谱 然后用分频器分频 还有就是用计数器读取乐谱 另外还可以扩展 使其显示音符免费下载

  资源简介：VHDL程序来让蜂鸣器发出音乐的声音 这种电路设计要分好几个模块 主要思路是用ROM记录乐谱 然后用分频器分频 还有就是用计数器读取乐谱 另外还可以扩展 使其显示音符 这是一个做好了的 就是ROM没填谱

  标签： VHDL ROM 程序 电路设计

  上传时间： 2017-08-03

  上传用户：ruan2570406

• 自己做的VHDL交通灯控制器；分频器、信号控制器、时钟模块；EDA； 通过了仿真、运行。时间可以设置为随意的两位数.免费下载

  资源简介：自己做的VHDL交通灯控制器；分频器、信号控制器、时钟模块；EDA； 通过了仿真、运行。时间可以设置为随意的两位数.

  标签： VHDL EDA 交通灯控制器 分频器

  上传时间： 2017-08-10

  上传用户：ghostparker

• 计数器,分频器,锁存器,驱动器分册 338页 5.7M.pdf免费下载

  资源简介：器件数据手册专辑 120册 2.15G计数器,分频器,锁存器,驱动器分册 338页 5.7M.pdf

  标签：

  上传时间： 2014-05-05

  上传用户：时代将军

• 本文主要介绍了50％占空比三分频器的三种设计方法免费下载

  资源简介：本文主要介绍了50％占空比三分频器的三种设计方法，并给出了图形设计、VHDL设计、编译结果和仿真结果。设计中采用EPM7064AETC44-7 CPLD，在QUARTUSⅡ4.2软件平台上进行。

  标签： 三分频 设计方法

  上传时间： 2014-01-25

  上传用户：凌云御清风

• vhdl语言描述分频器免费下载

  资源简介：vhdl语言描述分频器，实现2、4、8、16……分频，经过实践

  标签： vhdl 语言 分频器

  上传时间： 2013-12-30

  上传用户：hongmo

• 本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设 计免费下载

  资源简介：本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设 计，包括偶数分频、非 50％占空比和 50％占空比的奇数分频、半整数 （N+0.5）分频、小数分频、分数分频以及积分分频。所有实现均可 通过 Synplify Pro 或 FPGA 生产厂商的综合器进行综合，形成可...

  标签： FPGA CPLD VHDL 分频器

  上传时间： 2013-12-15

  上传用户：从此走出阴霾

• 数控分频器的设计数控分频器的功能就是当在输入端给定不同输入数据时免费下载

  资源简介：数控分频器的设计数控分频器的功能就是当在输入端给定不同输入数据时，将对输入的时钟信号有不同的分频比，数控分频器就是用计数值可并行预置的加法计数器设计完成的，方法是将计数溢出位与预置数加载输入信号相接即可。

  标签： 数控 分频器 数据 输入端

  上传时间： 2016-10-13

  上传用户：wangzhen1990

• 数控分频器的设计 数控分频器的功能就是当在输入端给定不同输入数据时免费下载

  资源简介：数控分频器的设计 数控分频器的功能就是当在输入端给定不同输入数据时，将对输入的时钟信号有不同的分频比，例3的数控分频器就是用计数值可并行预置的加法计数器设计完成的，方法是将计数溢出位与预置数加载输入信号相接即可。

  标签： 数控 分频器 数据 输入端

  上传时间： 2013-12-11

  上传用户：黑漆漆

• FPGA_ASIC-基于CPLD FPGA的半整数分频器的设计讲解免费下载

  资源简介：该文档为FPGA_ASIC-基于CPLD、FPGA的半整数分频器的设计讲解文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………

  标签： fpga cpld

  上传时间： 2022-02-26

  上传用户：slq1234567890

• 基于FPGA的分频器免费下载

  资源简介：基于FPGA的分频器,可以根据更改参数,实现不同倍数的分频.

  标签： FPGA 分频器

  上传时间： 2013-08-15

  上传用户：llwap

• FPGA设计分频器的多个源代码实例免费下载

  资源简介：fredivn.vhd 偶数分频\r\nfredivn1.vhd 奇数分频\r\nfrediv16.vhd 16分频\r\nPULSE.vhd 数控分频器

  标签： FPGA 分频器 源代码

  上传时间： 2013-08-15

  上传用户：lizhen9880

• 用Verilog实现基于FPGA的通用分频器免费下载

  资源简介：用Verilog实现基于FPGA的通用分频器

  标签： Verilog FPGA 分频器

  上传时间： 2013-08-30

  上传用户：xingyuewubian

• 分频器 FPGＡ程序设计　二分频免费下载

  资源简介：分频器 FPGＡ程序设计　二分频　对硬件设计有很大用处\r\n

  标签： FPG 分频器 二分频 程序设计

  上传时间： 2013-08-31

  上传用户：lhc9102

• 基于CPLD-FPGA的半整数分频器的设计免费下载

  资源简介：基于CPLD-FPGA的半整数分频器的设计，用于设计EDA

  标签： CPLD-FPGA 整数 分频器

  上传时间： 2013-09-03

  上传用户：pioneer_lvbo

• VHDL源程序：半整数分频器电路免费下载

  资源简介：半整数分频器电路的VHDL源程序，供大家学习和讨论。\r\n

  标签： VHDL 源程序 整数 分频器

  上传时间： 2013-09-04

  上传用户：fdfadfs