锁相环设计举例

相 关 资 源

• 基于FPGA的全数字锁相环设计免费下载

  资源简介：基于FPGA的全数字锁相环设计,内有设计过程和设计思想

  标签： FPGA 全数字 锁相环

  上传时间： 2013-08-13

  上传用户：fqscfqj

• PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿免费下载

  资源简介：PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF

  标签： 数据 Q5 PLL 输入

  上传时间： 2014-06-09

  上传用户：daguda

• PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛免费下载

  资源简介：PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛，本例用VHDL描述了一个锁相环作为参考，源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致,...

  标签： PLL 数字锁相环 接收 数字

  上传时间： 2013-12-31

  上传用户：hphh

• 锁相环设计文档和一个可执行文件免费下载

  资源简介：锁相环设计文档和一个可执行文件

  标签： 锁相环 文档 可执行文件

  上传时间： 2013-12-05

  上传用户：waitingfy

• 一种改进的全数字锁相环设计 一种改进的全数字锁相环设计免费下载

  资源简介：一种改进的全数字锁相环设计 一种改进的全数字锁相环设计

  标签： 全数字 锁相环

  上传时间： 2013-12-24

  上传用户：stampede

• easy pll,很好的PLL(锁相环设计工具)!免费下载

  资源简介：easy pll,很好的PLL(锁相环设计工具)!

  标签： easy PLL pll 锁相环

  上传时间： 2014-06-07

  上传用户：sunjet

• 用于时钟恢复的全数字锁相环设计免费下载

  资源简介：用于时钟恢复的全数字锁相环设计，可以去掉时钟的抖动。

  标签： 时钟恢复 全数字 锁相环

  上传时间： 2016-05-23

  上传用户：stewart·

• 收集的数字锁相环设计相关文章多篇.主要采用VHDL语言进行设计.免费下载

  资源简介：收集的数字锁相环设计相关文章多篇.主要采用VHDL语言进行设计.

  标签： VHDL 数字锁相环 语言

  上传时间： 2014-12-07

  上传用户：kytqcool

• 基于FPGA的全数字锁相环设计,内有设计过程和设计思想免费下载

  资源简介：基于FPGA的全数字锁相环设计,内有设计过程和设计思想

  标签： FPGA 全数字 锁相环 过程

  上传时间： 2017-02-11

  上传用户：evil

• 数字锁相环设计免费下载

  资源简介：数字锁相环设计，深入了解锁相环设计，对于想要了解锁相环内部机理的朋友是很有帮助的

  标签： 数字锁相环

  上传时间： 2017-04-08

  上传用户：784533221

• 锁相环设计的英文电子书免费下载

  资源简介：锁相环设计的英文电子书，使用vhdl语言描述。

  标签： 锁相环 英文 电子书

  上传时间： 2013-12-24

  上传用户：hopy

• PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定免费下载

  资源简介：PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上； 顶层文件是PLL.GDF

  标签： Q5 数据 PLL 输入

  上传时间： 2017-07-24

  上传用户：璇珠官人

• 基于TRAC器件的锁相环设计研究.rar免费下载

  资源简介：锁相技术相关专辑 38册 209M基于TRAC器件的锁相环设计研究.rar

  标签：

  上传时间： 2014-05-05

  上传用户：时代将军

• 锁相环设计、仿真与应用（第5版） 364页 18.4M 高清.pdf免费下载

  资源简介：锁相技术相关专辑 38册 209M锁相环设计、仿真与应用（第5版） 364页 18.4M 高清.pdf

  标签：

  上传时间： 2014-05-05

  上传用户：时代将军

• 三相不平衡时的PWM整流器锁相环设计.pdf免费下载

  资源简介：锁相技术相关专辑 38册 209M三相不平衡时的PWM整流器锁相环设计.pdf

  标签：

  上传时间： 2014-05-05

  上传用户：时代将军

• 锁相环设计、仿真与应用免费下载

  资源简介：锁相环设计、仿真与应用

  标签： 锁相环设计、仿真与应用

  上传时间： 2015-06-22

  上传用户：monkey5

• 锁相环设计与MATLAB仿真免费下载

  资源简介：该文档为锁相环设计与MATLAB仿真简介资料，讲解的还不错，感兴趣的可以下载看看…………………………

  标签： matlab 仿真

  上传时间： 2021-10-21

  上传用户：zhanglei193

• 基于LabVIEW FPGA的三相锁相环设计与实现免费下载

  资源简介：基于LabVIEWFPGA的三相锁相环设计与实现摘要：针对传统 ＦＰＧＡ 模式开发的锁相环在实时人机交互方面的不足，设 计 了 基 于 ＬａｂＶＩＥＷ ＦＰＧＡ 技术的三相锁相环；方 案 以 ｓｂＲＩＯ－９６３１模块为硬件平台，利用 ＬａｂＶＩＥＷ 编程控制 ＦＰ...

  标签： labview fpga

  上传时间： 2022-02-18

  上传用户：XuVshu

• 应用于十万门FPGA的全数字锁相环设计免费下载

  资源简介：在过去的十几年间，FPGA取得了惊人的发展：集成度已达到1000万等效门、速度可达到400～500MHz。随着FPGA的集成度不断增大，在高密度FPGA中，芯片上时钟的分布质量就变得越来越重要。时钟延时和时钟相位偏移已成为影响系统性能的重要因素。现在，解决时钟延时...

  标签： FPGA 应用于 全数字 锁相环

  上传时间： 2013-07-06

  上传用户：LouieWu

• 一种载波同步锁相环设计方案免费下载

  资源简介：研究了一种利用corid 算法的矢量及旋转模式对载波同步中相位偏移进行估计并校正的方法.设计并实现了基于corid 算法的数字锁相环.通过仿真验证了设计的有效性和高效性.

  标签： 载波同步 设计方案 锁相环

  上传时间： 2013-11-21

  上传用户：吾学吾舞

• 软件锁相环的设计与应用_屈强免费下载

  资源简介：软件锁相环设计相关资料料

  标签： 软件锁相环

  上传时间： 2015-01-02

  上传用户：x18010875091

• 锁相环电路设计和调试心得免费下载

  资源简介：锁相环电路设计和调试心得

  标签： 锁相环 电路设计 调试

  上传时间： 2013-07-10

  上传用户：eeworm

• 锁相环电路设计和调试心得免费下载

  资源简介：锁相环电路设计和调试心得

  标签： 锁相环 电路设计 调试

  上传时间： 2013-05-31

  上传用户：eeworm

• 锁相环电路设计和调试心得-4页-0.1M.pdf免费下载

  资源简介：专辑类-数字处理及显示技术专辑-106册-9138M 锁相环电路设计和调试心得-4页-0.1M.pdf

  标签： 0.1 锁相环 电路设计

  上传时间： 2013-04-24

  上传用户：telukeji

• FPGA内全数字延时锁相环的设计.rar免费下载

  资源简介：现场可编程门阵列(FPGA)的发展已经有二十多年，从最初的1200门发展到了目前数百万门至上千万门的单片FPGA芯片。现在，FPGA已广泛地应用于通信、消费类电子和车用电子类等领域，但国内市场基本上是国外品牌的天下。 在高密度FPGA中，芯片上时钟分布质量变的越...

  标签： FPGA 全数字 延时

  上传时间： 2013-06-10

  上传用户：yd19890720

• 基于FPGA的全数字锁相环的设计免费下载

  资源简介：随着现代集成电路技术的发展，锁相环已经成为集成电路设计中非常重要的一个部分，所以对锁相环的研究具有积极的现实意义。然而传统的锁相环大多是数模混合电路，在工艺上与系统芯片中的数字电路存在兼容问题。因此设计一...

  标签： FPGA 全数字 锁相环

  上传时间： 2013-06-09

  上传用户：mosliu

• 基于FPGA设计数字锁相环免费下载

  资源简介：基于FPGA设计数字锁相环，提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-HDL建模方案

  标签： FPGA 数字锁相环

  上传时间： 2013-08-19

  上传用户：Huge_Brother

• 基于ADF4111的锁相环频率合成器设计免费下载

  资源简介：为得到性能优良、符合实际工程的锁相环频率合成器，提出了一种以ADI的仿真工具ADIsimPLL为基础，运用ADS（Advanced Design System 2009）软件的快速设计方法。采用此方法设计了频率输出为930~960 MHz的频率合成器。结果表明该频率合成器的锁定时间、相位噪声...

  标签： 4111 ADF 锁相环 频率合成器

  上传时间： 2013-12-16

  上传用户：萍水相逢

• 比较好的技术文章《基于VHDL的全数字锁相环的设计》有关键部分的源代码。免费下载

  资源简介：比较好的技术文章《基于VHDL的全数字锁相环的设计》有关键部分的源代码。

  标签： VHDL 比较 全数字 分

  上传时间： 2013-12-24

  上传用户：362279997

• 智能全数字锁相环的设计用VHDL语言在CPLD上实现串行通信免费下载

  资源简介：智能全数字锁相环的设计用VHDL语言在CPLD上实现串行通信

  标签： VHDL CPLD 全数字 串行通信

  上传时间： 2014-01-08

  上传用户：weiwolkt