通过对DVB-S2和WiMAX等标准中的实用LDPC码的分析，导出了其共同的基于循环移位矩阵的校验阵结 构；设计了一种基于循环移位矩阵的LDPC码译码器，该译码器拥有每行块(列块)逐块、逐行块(列块)的半并行译码机 制、通用的外信息存储单元和串行运算单元，可以用相同的结构实现不同码率的各种LDPC码. 采用该结构在Altera EP2S60芯片上实现了码长为8 064、比特码率为7/8, 6/8, 5/8, 4/8, 3/8 这5 个码率的多码率LDPC码译码器. 测试结果 表明，译码器的有效符号速率达到80 Mbit/s.
资源简介：LDPC码以其接近Shannon极限的优异性能在编码界引起了轰动，成为研究的热点。随着研究的不断深入和技术的发展，目前，LDPC码已经被多个通信系统定为信道编码方案，并被应用到第二代数字视频广播卫星(DVB—S2)通信系统中。由于LDPC码译码过程中所涉及的数据量庞...
上传时间： 2013-04-24
上传用户：1234567890qqq
资源简介：低密度校验码(LDPC)是一种能逼近Shannon容量限的渐进好码，其长码性能甚至超过了Turbo码。低密度校验码以其迭代译码复杂度低，没有错误平层，码率和码长可灵活改变的优点成为Turbo码强有力的竞争对手。目前，LDPC码已广泛应用于深空通信、光纤通信、卫星数字...
上传时间： 2013-05-23
上传用户：fujun35303
资源简介：自香农先生于1948年开创信息论以来，经过将近60年的发展，信道编码技术已经成为通信领域的一个重要分支，各种编码技术层出不穷。目前广泛研究的低密度奇偶校验(LDCP)码是由R.G.Gallager先生提出的一种具有逼近香农限性能的优秀纠错码，并已在数字电视、无线通...
上传时间： 2013-07-07
上传用户：327000306
资源简介：介绍了符合CCSDS标准的RS（255，223）码译码器的硬件实现结构。译码器采用8位并行时域译码算法，主要包括了修正后的无逆BM迭代译码算法，钱搜索算法和Forney算法。采用了三级流水线结构实现，减小了译码器的时延，提高了译码的速率，使用了VHDL语言完成译码器...
上传时间： 2013-10-17
上传用户：cc1915
资源简介：介绍了符合CCSDS标准的RS（255，223）码译码器的硬件实现结构。译码器采用8位并行时域译码算法，主要包括了修正后的无逆BM迭代译码算法，钱搜索算法和Forney算法。采用了三级流水线结构实现，减小了译码器的时延，提高了译码的速率，使用了VHDL语言完成译码器...
上传时间： 2013-12-13
上传用户：yzhl1988
资源简介：LDPC码译码相关文献 Bounds on the maximum likelihood decoding error probability of low density parity check codes
上传时间： 2015-11-25
上传用户：wendy15
资源简介：采用Log-BP算法的LDPC码译码仿真程序，给出了不同信噪比下误码率和误包率的统计图，用matlab和C（c-mex）程序分别编写，有详细说明和注释。
上传时间： 2014-01-09
上传用户：3到15
资源简介：OFDM下卷积码译码器CC码的源代码，欢迎大家下载参考！
上传时间： 2015-12-05
上传用户：qq21508895
资源简介：采用CASE语句设计3-8译码器的示例程序
上传时间： 2013-12-23
上传用户：Late_Li
资源简介：RS码译码器C语言工程，为[255,191]码率的译码结构，具有通用性
上传时间： 2014-06-19
上传用户：hj_18
资源简介：低密度校验码（LDPC，Low Density Parity Check Code）是一种性能接近香农极限的信道编码，已被广泛地采用到各种无线通信领域标准中，包括我国的数字电视地面传输标准、欧洲第二代卫星数字视频广播标准（DVB-S2，Digital Video Broadcasting-Satellite 2）、I...
上传时间： 2013-07-26
上传用户：qoovoop
资源简介：LDPC(低密度奇偶校验码)编码是提高通信质量和数据传输速率的关键技术。LDPC码应用于实际通信系统是本课题的研究重点。实际通信要求在LDPC码长尽量短、码率尽量高及硬件可实现的前提下，结合连续相位MSK调制，满足归一化信噪比SNR=2dB时，系统误码率低于10-4。...
上传时间： 2013-08-02
上传用户：林鱼2016
资源简介：卷积码是广泛应用于卫星通信、无线通信等多种通信系统的信道编码方式。Viterbi算法是卷积码的最大似然译码算法，该算法译码性能好、速度快，并且硬件实现结构比较简单，是最佳的卷积码译码算法。随着可编程逻辑技术的不断发展，使用FPGA实现Viterbi译码器的设...
上传时间： 2013-06-24
上传用户：myworkpost
资源简介：纠错码技术是一种通过增加一定冗余信息来提高信息传输可靠性的有效方法。RS码是一种典型的纠错码，在线性分组码中，它具有最强的纠错能力，既能纠正随机错误，也能纠正突发错误，在深空通信、移动通信、磁盘阵列、光存储及数字视频广播(DVB)等系统中具有广泛...
上传时间： 2013-07-20
上传用户：xinshou123456
资源简介：Turbo码是一类并行级联的系统卷积码，它是在综合级联码、最大后验概率(MAP)译码、软输入软输出及迭代译码等理论基础上的一种创新。Turbo码的基本原理是通过对编码器结构的巧妙设计，多个子码通过交织器隔离进行并行级联编码输出，增大了码距。译码器则以类似...
上传时间： 2013-04-24
上传用户：shanml
资源简介：在通信系统中，人们一直致力于信息传输的有效性和可靠性的研究，信道纠错编码技术一直是人们研究的重点。1993年，Turbo码的提出，以其接近Shannon极限的优异的译码性能在编码界引起了轰动，并成为研究纠错编码的热点课题。经过十几年的研究和发展，目前，Turb...
上传时间： 2013-07-09
上传用户：caixiaoxu26
资源简介：卷积码是无线通信系统中广泛使用的一种信道编码方式。Viterbi译码算法是一种卷积码的最大似然译码算法，它具有译码效率高、速度快等特点，被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9，码率为1/2，采用软判决方式的Viterbi译码器...
上传时间： 2013-07-23
上传用户：叶山豪
资源简介：本文以Turbo码编译码器的FPGA实现为目标，对Turbo码的编译码算法和用硬件语言将其实现进行了深入的研究。 首先，在理论上对Turbo码的编译码原理进行了介绍，确定了Max-log-MAF算法的译码算法，结合CCSDS标准，在实现编码器时，针对标准中给定的帧长、码率与交...
上传时间： 2013-04-24
上传用户：haohaoxuexi
资源简介：本文提出了一种高速Viterbi译码器的FPGA实现方案。这种Viterbi译码器的设计方案既可以制成高性能的单片差错控制器，也可以集成到大规模ASIC通信芯片中，作为全数字接收的一部分。 本文所设计的Viterbi译码器采用了基四算法，与基二算法相比，其译码速率在理论...
上传时间： 2013-04-24
上传用户：181992417
资源简介：GDI+图形程序设计第十章源码,主要讲述坐标系统,变形,Maxtrix类应用及颜色矩阵.
上传时间： 2014-01-14
上传用户：edisonfather
资源简介：这个是用VC编的关于LDPC码方面的应用程序,很全的,包括编码译码等方面的仿真
上传时间： 2014-01-13
上传用户：tzl1975
资源简介：802.3an LDPC码编码、译码设计，使用VERILOG hdl语言编写，包括测试代码，
上传时间： 2014-01-08
上传用户：爺的气质
资源简介：Mackey1随机构造LDPC码的校验矩阵进行编译码的仿真过程（其中译码算法采用置信传播算法）
上传时间： 2016-05-16
上传用户：cuiyashuo
资源简介：LDPC码的译码仿真 是我毕业设计的内容 现在分享一下
上传时间： 2013-12-22
上传用户：love_stanford
资源简介：VHDL 基础程序百例 FPGA 逻辑设计源码VHDL语言100例第1例 带控制端口的加法器第2例 无控制端口的加法器第3例 乘法器第4例 比较器第5例 二路选择器第6例 寄存器第7例 移位寄存器第8例 综合单元库第9例 七值逻辑与基本数据类型第10例 函数第11例 七值逻辑线或分...
上传时间： 2022-05-14
上传用户：
资源简介：作为性能优异的纠错编码，Turbo码自诞生以来就一直受到理论界以及工程应用界的关注。TD—SCDMA是我国拥有自主知识产权的3G通信标准，该标准把Turbo码是作为前向纠错体制，但Turbo码的译码算法比较复杂并且需要多次迭代，这造成Turbo码译码延时大，译码速度慢...
上传时间： 2013-05-31
上传用户：huyiming139
资源简介：针对固定码长Turbo码适应性差的缺点，以LTE为应用背景，提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长，平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法，对 Tu...
上传时间： 2013-10-28
上传用户：d815185728
资源简介：针对固定码长Turbo码适应性差的缺点，以LTE为应用背景，提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长，平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法，对 Tu...
上传时间： 2013-10-08
上传用户：回电话#
资源简介：本书内容包括： 快速有效的测试存储器芯片 如何写入和擦除快闪存储器 用循环冗余校验码验证非易失性存储器数据 与芯片的内部外设和外部外设接口 设计和实现设备驱动 优化嵌入式软件 最大限度高性能的应用C++特性 本书适用于嵌入式系统程序员、设计师...
上传时间： 2016-08-31
上传用户：yph853211
资源简介：LDPC码编译码源程序，可生成任意非规则二进制校验矩阵，并可进行LLR BP译码
上传时间： 2017-03-19
上传用户：13517191407
