虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

您现在的位置是:虫虫下载站 > 资源下载 > 技术资料 > MSTP芯片的系统级设计及FPGA验证.rar

MSTP芯片的系统级设计及FPGA验证.rar

  • 资源大小:2404 K
  • 上传时间: 2023-10-04
  • 上传用户:nicholas28
  • 资源积分:2 下载积分
  • 标      签: MSTP FPGA

资 源 简 介

电信运营商目前所面临的重大挑战就是在提供传统语音和专线业务的同时,满足客户日益增加的数据业务需求。现有SDH/SONET传输网无法有效地支持诸如以太网和存储局域网(SAN)等新的数据业务,而建设新的纯数据网络代价过于高昂。多业务传送平台(MSTP)技术的出现,实现了在SDH/SONET网络中灵活高效地传输各种数据业务,充分挖掘了现有网络的传输能力。目前,国内厂商生产的MSTP设备中核心芯片主要依赖进口,设计开发MSTP专用芯片对于提高我国在电信领域的竞争力具有重大意义。 本文首先介绍了MSTP技术的基本知识,包括MSTP技术的特点、MSTP设备的功能模型,在此基础上提出了MSTP芯片的系统级设计方案,完成了功能定义和模块划分。然后详细介绍了MSTP系统开发中涉及的核心技术,包括SDH技术、通用成帧技术、虚级联技术和链路容量调整机制技术。最后阐述了并行帧同步器、8B/10B编解码器、GFP-T封装/解封装电路、虚级联电路的设计方案与实现方法。 本文使用自顶向下的设计方法和RTL级的Vefilog硬件描述语言,采用MentorGraphics公司的ModelSim仿真系统和Altera公司的QuartusⅡ开发平台协同完成电路的功能仿真、静态时序分析、逻辑综合和动态时序验证,并在Altera的Cyclone系列FPGA器件EPlC6T144C8上完成对关键模块的FPGA物理验证。使用ModelSim代替QuartusⅡ进行综合后的动态时序验证,能够大大提高仿真验证的效率和测试向量的可移植性与通用性。 本课题的关键技术在于:帧同步电路中使用数据并行化技术,降低电路的时序要求;通过FPGA内置锁相环实现高品质时钟产生电路;GFP-T映射模式的研究,提出了GFP-T封装/解封装器的具体设计方案,在以往的文献中还未发现有与之相近的内容;最后,给出了虚级联电路的设计和验证。

相 关 资 源