基于DDR SDRAM控制器时序分析的模型,仅提供参考
资源简介:ISE MIG1.6 生成的DDR SDRAM控制器代码(含TESHBENCH)
上传时间: 2014-11-09
上传用户:hakim
资源简介:DDR SDRAM控制器的VHDL源代码,含详细设计文档。 The DDR, DCM, and SelectI/O™ features in the Virtex™ -II architecture make it the perfect choice for implementing a controller of a Double Data Rate (DDR) SDRAM. The Digital Clock M...
上传时间: 2014-11-01
上传用户:l254587896
资源简介:基于Verilog的完整SDRAM控制器时序代码
上传时间: 2017-01-17
上传用户:exxxds
资源简介:基于VHDL编写的DDR-SDRAM控制器的编程,目前是业界常用的RAM控制器
上传时间: 2017-01-19
上传用户:lz4v4
资源简介:关于DDR SDRAM的详细原理和时序分析,对于开发设计有很大使用价值
上传时间: 2013-12-02
上传用户:894898248
资源简介:DDR(双速率)SDRAM控制器参考设计,xilinx提供
上传时间: 2014-11-29
上传用户:
资源简介:基于FPGA 实现DDR SDRAM的控制器
上传时间: 2014-01-04
上传用户:15071087253
资源简介:DDR(双速率)SDRAM控制器参考设计verilog代码,可以直接用的,很好的
上传时间: 2016-10-26
上传用户:coeus
资源简介:在国家重大科学工程HIRFL-CSR的CSR控制系统中,需要高速数据获取和处理系统。该系统通常采用存储器作为数据缓冲存储。同步动态随机存储器SDRAM凭借其集成度高、功耗低、可靠性高、处理能力强等优势成为最佳选择。但是SDRAM却具有复杂的时序,为了降低成本,所...
上传时间: 2013-07-19
上传用户:dct灬fdc
资源简介:在国家重大科学工程HIRFL-CSR的CSR控制系统中,需要高速数据获取和处理系统。该系统通常采用存储器作为数据缓冲存储。同步动态随机存储器SDRAM凭借其集成度高、功耗低、可靠性高、处理能力强等优势成为最佳选择。但是SDRAM却具有复杂的时序,为了降低成本,所...
上传时间: 2013-07-11
上传用户:hasan2015
资源简介:sdram控制器,经过时序仿真,功能正确
上传时间: 2016-02-05
上传用户:气温达上千万的
资源简介:这个设计是使用Virtex-4实现DDR的控制器的,设计分为三个主要模块:Front-End FIFOs,DDR SDRAM Controller和Datapath Module。其中主要是DDR SDRAM Controller,当然还有测试模块。
上传时间: 2017-05-20
上传用户:llandlu
资源简介:这个是一个基于FPGA的SDRAM控制器系统,实现对SDRAM的读写操作,用来实现时序的控制
上传时间: 2014-01-20
上传用户:yuzsu
资源简介:3D加速引擎是3D图形加速系统的重要组成部分,以往在软件平台上对3D引擎的研究,实现了复杂的渲染模型和渲染算法,但这些复杂算法与模型在FPGA上综合实现具有一定难度,针对FPGA的3D加速引擎设计及其平台实现需要进一步研究。 本文在研究3D加速引擎结构的基础...
上传时间: 2013-07-30
上传用户:lepoke
资源简介:基于FPGA芯片的功能仿真平台构建及静态时序分析
上传时间: 2013-06-28
上传用户:qilin
资源简介:基于FPGA对sdram控制器的设计VERILOG语言
上传时间: 2013-06-15
上传用户:lguotao
资源简介:·摘要: DDB SDRAM使用双倍数据速率结构,它能获得比SDRAM更高的性能.DDR SDRAM需要特定的DDB控制器才能完成与DSP、FPGA之间的通信.由于Xilinx VirtexTM-4系列FPGA具备ChipSync源同步技术等优势,本设计采用它来实现DDRSDRAM控制器.该DDR SDRAM控制器采用直...
上传时间: 2013-05-24
上传用户:zxc23456789
资源简介:FPGA时序分析文档。不错,应该有帮助。喜欢的朋友下载看看
上传时间: 2013-05-19
上传用户:yyq123456789
资源简介:华为_静态时序分析与逻辑设计,IC设计验证领域很有用
上传时间: 2013-07-29
上传用户:ljt101007
资源简介:使用Verilog实现基于FPGA的SDRAM控制器
上传时间: 2013-08-08
上传用户:litianchu
资源简介:使用时钟PLL的源同步系统时序分析一)回顾源同步时序计算Setup Margin = Min Clock Etch Delay – Max Data Etch Delay – Max Delay Skew – Setup TimeHold Margin = Min Data Etch Delay – Max Clock Etch Delay + Min Delay Skew + Data Rate – Hold Ti...
上传时间: 2013-11-05
上传用户:VRMMO
资源简介:单片机应用技术选编(11) 目录 第一章 专题论述 1.1 3种嵌入式操作系统的分析与比较(2) 1.2 KEIL RTX51 TINY内核的分析与应用(8) 1.3 中间件技术及其发展展望(13) 1.4 嵌入式实时操作系统μC/OSⅡ的移植探讨(19) 1.5 μC/OSⅡ的移植及其应用系统开发(23) 1...
上传时间: 2013-11-06
上传用户:569342831
资源简介:01_静态时序分析基本原理和时序分析模型
上传时间: 2013-11-17
上传用户:evil
资源简介:时序分析的好资料
上传时间: 2013-11-07
上传用户:hustfanenze
资源简介:通过设计基于CPLD 的SDRAM 控制器接口,可以在STM系列、ARM系列、STC系列等单片机和DSP等微处理器的外部连接SDRAM,增加系统的存储空间。
上传时间: 2013-11-14
上传用户:feifei0302
资源简介:01_静态时序分析基本原理和时序分析模型
上传时间: 2013-10-17
上传用户:lvchengogo
资源简介:时序分析的好资料
上传时间: 2013-12-21
上传用户:yuhaihua_tony
资源简介:Xilinx Sdram控制器VHDL源代码
上传时间: 2014-01-14
上传用户:gdgzhym
资源简介:lattice sdram 控制器VHDL源代码
上传时间: 2015-01-09
上传用户:ruan2570406
资源简介:用VHDL编写DDR SDRAM Controller的源代码
上传时间: 2013-12-19
上传用户:hn891122