虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

您现在的位置是：虫虫下载站 > 资源下载 > 技术资料 > Verilog的135个经典设计 实例

Verilog的135个经典设计 实例

  • 资源大小：2107 K
  • 上传时间： 2022-06-16
  • 上传用户：canderile
  • 资源积分：2 下载积分
  • 标      签： verilog

资 源 简 介

【例3.1]4位全加器

module adder 4（cout，sum i na，i nb，cin）；output[3：0]sum output cout；input[3：0]i na，i nb；input cin；assign（cout，suml=i na +i nb+ci n；endmodule

【例3.2]4位计数器

module count 4（out，reset，clk）；output[3：0]out；input reset，cl k；regl 3：01 out；always@posedge clk）


相 关 资 源

您 可 能 感 兴 趣 的

虫虫下载站版权所有 京ICP备2021023401号-1