一个时钟分频模块,in verilog hdl
资源简介:一个时钟分频模块,in verilog hdl
上传时间: 2013-12-19
上传用户:笨小孩
资源简介:Vhdl语言的高频时钟分频模块。一种新的分频器实现方法。
上传时间: 2013-08-10
上传用户:zxh122
资源简介:Vhdl语言的高频时钟分频模块。一种新的分频器实现方法。
上传时间: 2017-07-21
上传用户:cylnpy
资源简介:一个简单的VHDL分频模块,可以嵌套自己的子程序实现任意分频
上传时间: 2015-05-14
上传用户:qiaoyue
资源简介:数字时钟显示模块,用verilog hdl 实现
上传时间: 2016-03-03
上传用户:yiwen213
资源简介:实用的任意时钟分频verilog代码 可以任意分频的!
上传时间: 2016-12-27
上传用户:watch100
资源简介:占空比1:1的通用分频模块
上传时间: 2013-12-10
上传用户:evil
资源简介:用vhdl实现占空比1:1的通用分频模块,非常实用,欢迎大家下载
上传时间: 2013-12-19
上传用户:皇族传媒
资源简介:利用Vhdl语言编写的一个16分频器,另外可以在程序中修改为任意2N的分频器
上传时间: 2014-01-18
上传用户:erkuizhang
资源简介:这是用Vhdl 语言编写的参数可以直接设置的2n倍时钟分频器,在运用时,不需要阅读Vhdl源代码,只需要把clk_div2n.vhd加入当前工程便可以直接调用clk_div2n.bsf。
上传时间: 2015-08-23
上传用户:xinyuzhiqiwuwu
资源简介:一个3分频器。可进一步改装成实际需要的分频器使用
上传时间: 2014-11-28
上传用户:ruixue198909
资源简介:一个3分频的Vhdl程序,方便学习且仅供学习之用
上传时间: 2015-10-01
上传用户:huannan88
资源简介:这是一个五分频电路设计,而且占空比为50%,设计有一定巧妙
上传时间: 2015-11-03
上传用户:lx9076
资源简介:Generic FIFO, writen in verilog hdl
上传时间: 2016-02-18
上传用户:zwei41
资源简介:时钟分频电路实现精讲(19 pages)——意法半导体
上传时间: 2013-12-05
上传用户:alan-ee
资源简介:用Vhdl写成的一个数控分频程序.本例中把64HZ分成1HZ
上传时间: 2014-01-24
上传用户:lifangyuan12
资源简介:基于GAL16V8D的一个时钟整开逻辑代码.verilog编写!
上传时间: 2016-06-02
上传用户:shanml
资源简介:电子琴Vhdl程序包含有:顶层程序、音阶发生器程序、数控分频模块程序和自动演奏模块程序
上传时间: 2013-12-20
上传用户:jjj0202
资源简介:一个八分频的Vhdl程序,经过编译和仿真.
上传时间: 2013-11-25
上传用户:1109003457
资源简介:电子琴Vhdl程序包含有:顶层程序、音阶发生器程序、数控分频模块程序和自动演奏模块程序
上传时间: 2014-01-09
上传用户:ccclll
资源简介:Color space converter in verilog hdl
上传时间: 2013-12-22
上传用户:Late_Li
资源简介:clk4 时钟分频设计用于FPGA入门设计
上传时间: 2017-04-08
上传用户:qazxsw
资源简介:Design Testbenches in verilog hdl language.
上传时间: 2017-05-04
上传用户:zhaiye
资源简介:Vhdl描述的时钟分频电路,用途广...
上传时间: 2013-12-15
上传用户:极客
资源简介:电子琴Vhdl程序包含有:顶层程序、音阶发生器程序、数控分频模块程序和自动演奏模块程序。
上传时间: 2017-07-03
上传用户:waizhang
资源简介:这是一个8分频的Vhdl语言设计程序,也可以看成是8进制计数器
上传时间: 2013-12-22
上传用户:nanxia
资源简介:RTL 异步数据传送模块 用verilog hdl 语言描述 输入为八比特数据,执行操作后异步每比特输出。
上传时间: 2013-12-23
上传用户:lht618
资源简介:该程序是用Vhdl语言实现的时钟分频程序,可以把高频时钟信号分成低频时钟信号,便于实际应用。
上传时间: 2017-08-19
上传用户:wcl168881111111
资源简介:常用模块的verilog-hdl设计
上传时间: 2020-03-20
上传用户:966210
资源简介:本文利用verilog hdl语言在FPGA上实现IC总线的规范,又简要介绍了Quartus Ⅱ设计环境和设计方法,以及FPGA的设计流程。在此基础上,重点介绍了I
上传时间: 2013-04-24
上传用户:ajaxmoon