vhdl实现任意分频,在fpga上测试成功,只需修改一个变量即可实现任意分频
资源简介:vhdl实现任意分频,在fpga上测试成功,只需修改一个变量即可实现任意分频
上传时间: 2014-01-16
上传用户:ccclll
资源简介:用vhdl实现的分频器,可产生任意对主时钟的分频,从而是实现不同频率pwm的控制
上传时间: 2016-06-01
上传用户:6546544
资源简介:vhdl实现任意整数分频,--只要把n设置成你要分频的数值就可以了
上传时间: 2015-10-15
上传用户:ukuk
资源简介:任意分频的vhdl实现,若需要具体参数,只需改变程序中的分频参数即可实现。
上传时间: 2016-05-14
上传用户:firstbyte
资源简介:用vhdl语言实现六分频,并且已经通过编译和仿真。由此可举一反三,实现任意偶数次分频。
上传时间: 2015-09-19
上传用户:yyq123456789
资源简介:Verilog_实现任意占空比、任意分频的方法
上传时间: 2013-11-07
上传用户:JasonC
资源简介:Verilog_实现任意占空比、任意分频的方法
上传时间: 2013-11-20
上传用户:ccxzzhm
资源简介:自己编写的任意分频vhdl程序,程序简单,以供大家分享!
上传时间: 2015-10-05
上传用户:xjz632
资源简介:该程序用vhdl硬件描述语言编写而成,已调试通过,程序运行后可实现三分频,这样就用软件设计代替了硬件设计,方便,稳定,不需要硬件调试!
上传时间: 2013-12-24
上传用户:huyiming139
资源简介:CPLD_EPM7064程序,运用计数器实现的分频程序,vhdl
上传时间: 2014-01-07
上传用户:zhangjinzj
资源简介:能够实现0~99的任意分频,并实现输出频率50%的占空比
上传时间: 2016-05-09
上传用户:helmos
资源简介:用以实现信号的任意分频,用于信号的精确分频
上传时间: 2016-05-31
上传用户:小眼睛LSL
资源简介:一个实现整数分频的vhdl代码,只要把n设置成你所需要的分频的数值就行
上传时间: 2016-11-23
上传用户:凤临西北
资源简介:fpga上实现的最小是0.5分频的任意分频器
上传时间: 2017-03-24
上传用户:417313137
资源简介:vhdl语言描述分频器,实现2、4、8、16……分频,经过实践
上传时间: 2013-12-30
上传用户:hongmo
资源简介:此程序是用硬件描述语言vhdl编写的分频程序,实现了不同的频率输入。
上传时间: 2016-11-15
上传用户:talenthn
资源简介:数控分频器的输出信号频率为输入数据的函数。用传统的方法设计,其设计过程和电路都比较复杂,且设计成 果的可修改性和可移植性都较差。基于vhdl 的数控分频器设计,整个过程简单、快捷,极易修改,可移植性强。他可利用 并行预置数的加法计数器和减法计数器实现...
上传时间: 2014-11-29
上传用户:1051290259
资源简介:一个vhdl实现的测频计,开发环境为任何支持vhdl语言的厂商提供的开发环境
上传时间: 2014-07-31
上传用户:水中浮云
资源简介:一个简单的VHDL分频模块,可以嵌套自己的子程序实现任意分频
上传时间: 2015-05-14
上传用户:qiaoyue
资源简介:uart的vhdl实现代码 分模块设计和状态机设计 不错的,用它没错
上传时间: 2014-01-26
上传用户:zhangliming420
资源简介:实现同一个时钟输入,可以实现多分频,在一个时钟的驱动下
上传时间: 2014-01-17
上传用户:evil
资源简介:基于vhdl的数控分频器设计的源代码及仿真
上传时间: 2016-02-11
上传用户:410805624
资源简介:有实验结果,用MOSIN6编写的,是Verilog HDL语言实现的. 练习三 利用条件语句实现计数分频时序电路 实验目的: 1. 掌握条件语句在简单时序模块设计中的使用; 2. 学习在Verilog模块中应用计数器; 3. 学习测试模块的编写、综合和不同层次的仿真。 练习四 ...
上传时间: 2016-11-19
上传用户:mhp0114
资源简介:可以对输入时钟任意分频(整数或小数),带Quartus II 完整项目文件.
上传时间: 2016-11-20
上传用户:妄想演绎师
资源简介:实用的任意时钟分频Verilog代码 可以任意分频的!
上传时间: 2016-12-27
上传用户:watch100
资源简介:这是我在ISP编程实验中独立编写的一个采用行为描述方式实现的分频器,通过两个并行进程对输入信号CLK进行8分频,占空比为1:7
上传时间: 2017-01-19
上传用户:xiaohuanhuan
资源简介:verilog语言 实现5分频程序
上传时间: 2013-12-24
上传用户:851197153
资源简介:关于fpga硬件语言的任意分频算法,对编程很有帮助
上传时间: 2014-01-12
上传用户:sz_hjbf
资源简介:VERILOG实现无分频时钟,包括测试文件,经过验证可用
上传时间: 2017-05-19
上传用户:牧羊人8920
资源简介:用FPGA仿真实现数控分频器,完整的工程文件
上传时间: 2014-06-18
上传用户:dyctj