8*8乘法器设计

相 关 资 源

• 8*8乘法器设计免费下载

  资源简介：8*8乘法器设计，和大家共享，互相学习，共同进步

  标签： 乘法器设计

  上传时间： 2013-12-15

  上传用户：onewq

• 这两个分别是8位乘法器的VHDL语言的实现免费下载

  资源简介：这两个分别是8位乘法器的VHDL语言的实现，并经过个人用QUARTUS的验证，另外一个是奔腾处理器的设计思想

  标签： VHDL 分 8位 乘法器

  上传时间： 2016-12-26

  上传用户：kr770906

• 基于FPGA的8位乘法器代码,可以进行四象限乘法免费下载

  资源简介：基于FPGA的8位乘法器代码,可以进行四象限乘法

  标签： FPGA 8位 乘法器 乘法

  上传时间： 2013-12-01

  上传用户：youmo81

• 组合电路的设计8位加法器设计(ADD8.vhd)免费下载

  资源简介：组合电路的设计8位加法器设计(ADD8.vhd)

  标签： ADD vhd 组合电路 8位

  上传时间： 2016-10-13

  上传用户：gonuiln

• VHDL：用状态机的方法实现一个8位乘法器免费下载

  资源简介：VHDL：用状态机的方法实现一个8位乘法器

  标签： VHDL 8位 状态 乘法器

  上传时间： 2017-01-25

  上传用户：cccole0605

• VHDL实现的8位乘法器免费下载

  资源简介：VHDL实现的8位乘法器，所有仿真全部通过

  标签： VHDL 8位 乘法器

  上传时间： 2013-12-04

  上传用户：wkchong

• VHDL语言编写8位乘法器非常实用语言绝对正确经过仿真的免费下载

  资源简介：VHDL语言编写8位乘法器非常实用语言绝对正确经过仿真的

  标签： VHDL 语言 8位 编写

  上传时间： 2017-07-21

  上传用户：天涯

• 8位加法器设计是经过我认真仿真与设计出来的 希望对有需要的人有帮助免费下载

  资源简介：8位加法器设计是经过我认真仿真与设计出来的 希望对有需要的人有帮助

  标签： 8位 加法器 仿真

  上传时间： 2017-07-22

  上传用户：xg262122

• 一种基于加法器树方法的8为乘法器的VHDL源码免费下载

  资源简介：一种基于加法器树方法的8为乘法器的VHDL源码，该方法虽然相对占有资源多，但仿真快

  标签： VHDL 加法器 乘法器 树

  上传时间： 2013-12-22

  上传用户：liansi

• 在精密乘法器设计中采用AD630整流放大器免费下载

  资源简介：在精密乘法器设计中采用AD630整流放大器:

  标签： 630 AD 精密 乘法器设计

  上传时间： 2013-07-10

  上传用户：zhyiroy

• 定点乘法器设计(中文)免费下载

  资源简介：  　定点乘法器设计(中文) 　运算符： 　　+ 对其两边的数据作加法操作; A + B 　　- 从左边的数据中减去右边的数据; A - B 　　- 对跟在其后的数据作取补操作，即用0减去跟在其后的数据; - B 　　* 对其两边的数据作乘法操作; A * B 　　& 对...

  标签： 定点 乘法器设计

  上传时间： 2013-12-17

  上传用户：trepb001

• 基于FPGA 的单精度浮点数乘法器设计免费下载

  资源简介：设计了一个基于FPGA的单精度浮点数乘法器.设计中采用改进的带偏移量的冗余Booth3算法和跳跃式Wallace树型结构,并提出对Wallace树产生的2个伪和采用部分相加的方式,提高了乘法器的运算速度;加入对特殊值的处理模块,完善了乘法器的功能.本设计在Altera DE2开发...

  标签： FPGA 精度 浮点数 乘法器设计

  上传时间： 2013-10-09

  上传用户：xjy441694216

• 基于FPGA 的单精度浮点数乘法器设计免费下载

  资源简介：设计了一个基于FPGA的单精度浮点数乘法器.设计中采用改进的带偏移量的冗余Booth3算法和跳跃式Wallace树型结构,并提出对Wallace树产生的2个伪和采用部分相加的方式,提高了乘法器的运算速度;加入对特殊值的处理模块,完善了乘法器的功能.本设计在Altera DE2开发...

  标签： FPGA 精度 浮点数 乘法器设计

  上传时间： 2013-10-13

  上传用户：yl1140vista

• 精通verilog HDL语言编程源码之2--常用乘法器设计免费下载

  资源简介：精通verilog HDL语言编程源码之2--常用乘法器设计

  标签： verilog HDL 语言编程 源码

  上传时间： 2014-11-28

  上传用户：赵云兴

• 精通verilog HDL语言编程源码之3--伽罗华域乘法器设计免费下载

  资源简介：精通verilog HDL语言编程源码之3--伽罗华域乘法器设计

  标签： verilog HDL 语言编程 源码

  上传时间： 2013-12-18

  上传用户：youke111

• Verilog hdl语言 常用乘法器设计免费下载

  资源简介：Verilog hdl语言 常用乘法器设计，可使用modelsim进行仿真

  标签： Verilog hdl 语言 乘法器设计

  上传时间： 2017-01-02

  上传用户：lunshaomo

• Verilog hdl语言 伽罗华域GF（q）乘法器设计免费下载

  资源简介：Verilog hdl语言 伽罗华域GF（q）乘法器设计，可使用modelsim进行仿真

  标签： Verilog hdl 语言 乘法器设计

  上传时间： 2013-12-27

  上传用户：ls530720646

• RS(204,188)译码器的设计 异步FIFO设计 伪随即序列应用设计 CORDIC数字计算机的设计 CIC的设计 除法器的设计 加罗华域的乘法器设计免费下载

  资源简介：RS(204,188)译码器的设计 异步FIFO设计 伪随即序列应用设计 CORDIC数字计算机的设计 CIC的设计 除法器的设计 加罗华域的乘法器设计

  标签： CORDIC FIFO 204 188

  上传时间： 2017-01-24

  上传用户：缥缈

• 用VHDL语言仿真乘法器设计。能够实现一般乘法运算。免费下载

  资源简介：用VHDL语言仿真乘法器设计。能够实现一般乘法运算。

  标签： VHDL 语言 仿真 乘法器设计

  上传时间： 2017-07-18

  上传用户：xuanchangri

• BJ-EPM240V2实验例程以及说明文档实验之五乘法器设计免费下载

  资源简介：BJ-EPM240V2实验例程以及说明文档实验之五乘法器设计

  标签： BJ-EPM 240 实验 乘法器设计

  上传时间： 2014-11-28

  上传用户：qq21508895

• 移位相加8位硬件乘法器电路设计 乘法器是数字系统中的基本逻辑器件免费下载

  资源简介：移位相加8位硬件乘法器电路设计 乘法器是数字系统中的基本逻辑器件，在很多应用中都会出现如各种滤波器的设计、矩阵的运算等。本实验设计一个通用的8位乘法器。

  标签： 乘法器 移位 8位 硬件

  上传时间： 2016-07-27

  上传用户：牛津鞋

• 加法器树乘法器结合了移位相加乘法器和查找表乘法器的优点。它使用的加法器数目等于操作数位数减 1免费下载

  资源简介：加法器树乘法器结合了移位相加乘法器和查找表乘法器的优点。它使用的加法器数目等于操作数位数减 1 ，加法器精度为操作数位数的2倍，需要的与门数等于操作数的平方。 因此 8 位乘法器需要7个15位加法器和64个与门

  标签： 乘法器 加法器 减 树

  上传时间： 2014-01-18

  上传用户：guanliya

• vhdl 八位二进制乘法器免费下载

  资源简介：vhdl 8 位乘法器。 vhdl 8 位乘法器。 vhdl 8 位乘法器。 vhdl 8 位乘法器。 vhdl 8 位乘法器。 vhdl 8 位乘法器。 

  标签： VHDL

  上传时间： 2015-04-22

  上传用户：wyqhjj

• 4位乘法器,4位除法器 8位数据锁存器,8位相等比较器,带同步复位的状态 机,元件例化与层次设计,最高优先级编码器免费下载

  资源简介：4位乘法器,4位除法器 8位数据锁存器,8位相等比较器,带同步复位的状态 机,元件例化与层次设计,最高优先级编码器

  标签： 乘法器 8位 除法器 数据

  上传时间： 2014-12-07

  上传用户：pompey

• 8位十进制乘法器免费下载

  资源简介：EDA课程设计8位十进制乘法器。

  标签： 8位 十进制 乘法器

  上传时间： 2013-10-17

  上传用户：牛津鞋

• 8位十进制乘法器免费下载

  资源简介：EDA课程设计8位十进制乘法器。

  标签： 8位 十进制 乘法器

  上传时间： 2013-10-09

  上传用户：ZOULIN58

• 8位加法器和减法器设计实习报告免费下载

  资源简介：8位加法器和减法器设计实习报告

  标签： 8位 加法器 减法器 实习报告

  上传时间： 2013-10-22

  上传用户：sjyy1001

• 8位相 加乘法器免费下载

  资源简介：8位相 加乘法器，具有高速，占用资源较少的优点

  标签： 8位 乘法器

  上传时间： 2014-08-06

  上传用户：zhangjinzj

• 该源码实现了一个8*8位的乘法器免费下载

  资源简介：该源码实现了一个8*8位的乘法器，在实现的过程中用到了宏单元

  标签： 源码 乘法器

  上传时间： 2013-12-28

  上传用户：bakdesec

• 这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,免费下载

  资源简介：这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,7段数码管,i2c总线,lcd液晶显示,拨码开关,串口,蜂鸣器,矩阵键盘,跑...

  标签： CPLD VHDL BCD 开发板

  上传时间： 2015-07-23

  上传用户：李梦晗