用verilog HDL编写的并串转换模块

相 关 资 源

• 用verilog HDL编写的并串转换模块免费下载

  资源简介：用verilog HDL编写的并串转换模块，在ISE软件仿真过，也可综合

  标签： verilog HDL 编写 转换模块

  上传时间： 2014-10-10

  上传用户：han_zh

• verilogHDL编写的并串转换模块免费下载

  资源简介：verilogHDL编写的并串转换模块，在ISE软件中仿真过，可综合，绝对是正确的

  标签： verilogHDL 编写 转换模块

  上传时间： 2014-01-07

  上传用户：李彦东

• verilogHDL编写的并串转换模块免费下载

  资源简介：verilogHDL编写的并串转换模块，在ISE软件中仿真过，可综合，绝对是正确的

  标签： verilogHDL 编写 转换模块

  上传时间： 2014-01-22

  上传用户：ZJX5201314

• 用VHDL编写的并串转换和串并转换实例免费下载

  资源简介：用VHDL编写的并串转换和串并转换实例，希望对您有所帮助，其中输入数据是时钟的16倍

  标签： VHDL 编写 串并转换 转换

  上传时间： 2015-06-08

  上传用户：1079836864

• 用verilog HDL编写的0832源程序免费下载

  资源简介：用verilog HDL编写的0832源程序，实现对0832实现D/A转换。也可方便地转换为vHDL源程序。

  标签： verilog 0832 HDL 编写

  上传时间： 2013-11-25

  上传用户：qiao8960

• 用verilog HDL编写的一些例程免费下载

  资源简介：用verilog HDL编写的一些例程，包括加法器/减法器等等，例子较多就不一一列举了

  标签： verilog HDL 编写

  上传时间： 2013-12-20

  上传用户：fhzm5658

• 用verilog HDL编写的VGA显示驱动程序免费下载

  资源简介：用verilog HDL编写的VGA显示驱动程序

  标签： verilog HDL VGA 编写

  上传时间： 2013-12-09

  上传用户：banyou

• 用verilog HDL编写的基于fpga的动态数码管显示程序。免费下载

  资源简介：用verilog HDL编写的基于fpga的动态数码管显示程序。

  标签： verilog fpga HDL 编写

  上传时间： 2017-07-09

  上传用户：13681659100

• 用verilog HDL编写的秒表设计免费下载

  资源简介：用verilog HDL编写的秒表设计，可以实现百分之一秒，十分之一秒，秒，十秒等功能。

  标签： verilog HDL 编写 秒表设计

  上传时间： 2017-07-09

  上传用户：离殇

• verilog HDL编写的串并转换。采用iout类型口。包含源文件和测试文件。用Modsim编译。免费下载

  资源简介：verilog HDL编写的串并转换。采用iout类型口。包含源文件和测试文件。用Modsim编译。

  标签： verilog Modsim iout HDL

  上传时间： 2014-01-15

  上传用户：lanwei

• 这是一个用VHDL语言编写的并口转串口程序免费下载

  资源简介：这是一个用VHDL语言编写的并口转串口程序，在altera开发系统下验证通过，运用于开发板与计算机之间的通信，源程序可以提供参考

  标签： VHDL 语言 编写 并口

  上传时间： 2014-12-21

  上传用户：cylnpy

• LCD的驱动程序　用verilog HDL 编写　可以用于FPGA上　经过测试　可以使用免费下载

  资源简介：LCD的驱动程序　用verilog HDL 编写　可以用于FPGA上　经过测试　可以使用

  标签： verilog FPGA LCD HDL

  上传时间： 2013-11-29

  上传用户：顶得柱

• verilog HDL编写的四位数码管动态显示程序,外围电路用CPLD来实现免费下载

  资源简介：verilog HDL编写的四位数码管动态显示程序,外围电路用CPLD来实现

  标签： verilog CPLD HDL 编写

  上传时间： 2016-06-12

  上传用户：米卡

• 自己编写的并串变换的fpga程序免费下载

  资源简介：自己编写的并串变换的fpga程序，使用verilog语言

  标签： fpga 编写 变换 程序

  上传时间： 2014-01-25

  上传用户：569342831

• 用verilog语言编写的FPGA控制PWM的程序免费下载

  资源简介：用verilog语言编写的FPGA控制PWM的程序.利用码盘脉冲进行调速,进行过简单试验,可用.没有经过长期验证.做简单修改即可应用!

  标签： verilog FPGA PWM 语言

  上传时间： 2013-08-16

  上传用户：梧桐

• verilog HDL 编写的PWM免费下载

  资源简介：verilog HDL 编写的PWM，是初学CPLD者入门Z资源，epm7128stc100-10

  标签： verilog HDL PWM 编写

  上传时间： 2013-08-30

  上传用户：aa54

• 用verilog HDL写的操作SRAM的源码免费下载

  资源简介：用verilog HDL写的操作SRAM的源码

  标签： verilog SRAM HDL 操作

  上传时间： 2015-02-07

  上传用户：sy_jiadeyi

• 是用该语言编写的关于串口通信的源代码。欢迎各位下载免费下载

  资源简介：是用该语言编写的关于串口通信的源代码。欢迎各位下载

  标签： 语言 编写 串口通信

  上传时间： 2015-03-24

  上传用户：zhuimenghuadie

• 这是一个verilog HDL编写的RISC cpu的程序免费下载

  资源简介：这是一个verilog HDL编写的RISC cpu的程序，该程序共10个子程序，实现了简单的RISC cpu，可供初学者参考，学习硬件描述语言，及设计方法。该程序通过了modelsim仿真验证。

  标签： verilog RISC HDL cpu

  上传时间： 2015-03-26

  上传用户：qiao8960

• 用ASM语言编写的二十进制转换代码.有价值免费下载

  资源简介：用ASM语言编写的二十进制转换代码.有价值

  标签： ASM 语言 编写 十进制转换

  上传时间： 2013-12-19

  上传用户：王小奇

• 用verilog语言编写的全数字锁相环的源代码,基于fpga平台免费下载

  资源简介：用verilog语言编写的全数字锁相环的源代码,基于fpga平台

  标签： verilog fpga 语言 编写

  上传时间： 2015-06-13

  上传用户：wanqunsheng

• verilog HDL编写的CPU模型免费下载

  资源简介：verilog HDL编写的CPU模型，很经典，比较通用

  标签： verilog HDL CPU 编写

  上传时间： 2013-12-24

  上传用户：龙飞艇

• verilog HDL编写的总线功能模型免费下载

  资源简介：verilog HDL编写的总线功能模型，十分有用，需要的下载

  标签： verilog HDL 编写 总线

  上传时间： 2013-12-20

  上传用户：ls530720646

• 昨天在论坛上看到有人帖出了他写的并串转换VHDL代码免费下载

  资源简介：昨天在论坛上看到有人帖出了他写的并串转换VHDL代码，但是他自己说有问题，但是不知道怎么改。我大概看了一下，发现思路还是比较乱的。于是就写下了我自己的并串转换代码。

  标签： VHDL 论坛 代码 转换

  上传时间： 2015-08-14

  上传用户：曹云鹏

• verilog HDL 编写的PWM免费下载

  资源简介：verilog HDL 编写的PWM，是初学CPLD者入门Z资源，epm7128stc100-10

  标签： verilog HDL PWM 编写

  上传时间： 2015-09-05

  上传用户：gdgzhym

• 用verilog 代码编写的179阶FIR数字滤波器免费下载

  资源简介：用verilog 代码编写的179阶FIR数字滤波器，采用分布式算法实现

  标签： verilog 179 FIR 代码

  上传时间： 2015-10-03

  上传用户：zwei41

• 用verilog语言编写的看门狗模块modulewdt免费下载

  资源简介：用verilog语言编写的看门狗模块modulewdt

  标签： modulewdt verilog 语言 编写

  上传时间： 2013-12-23

  上传用户：jjj0202

• verilog HDL编写的出租车计费系统免费下载

  资源简介：verilog HDL编写的出租车计费系统

  标签： verilog HDL 编写 出租车计费系统

  上传时间： 2015-11-20

  上传用户：nanshan

• 用verilog HDL写的数字时钟,已经在开发板上验证过的,绝对原创,使用数码管进行显示!免费下载

  资源简介：用verilog HDL写的数字时钟,已经在开发板上验证过的,绝对原创,使用数码管进行显示!

  标签： verilog HDL 数字时钟 开发板

  上传时间： 2013-12-03

  上传用户：lnnn30

• 一个用verilog语言编写的用来模拟交通信号灯的程序免费下载

  资源简介：一个用verilog语言编写的用来模拟交通信号灯的程序，包含测试文件

  标签： verilog 语言 编写 模拟

  上传时间： 2013-12-10

  上传用户：pinksun9