用Verilog HDL编写的秒表设计

资 源 简 介

用Verilog HDL编写的秒表设计，可以实现百分之一秒，十分之一秒，秒，十秒等功能。

您 可 能 感 兴 趣 的

• 用Verilog HDL编写的秒表设计
• 这是一个Verilog HDL编写的RISC cpu的程序
• 精通Verilog HDL：IC设计核心技术实例详解
• verilog HDL 编写的PWM
• 此设计采用Verilog HDL硬件语言设计,在掌宇开发板上实现. 将整个电路分为两个子模块
• 键盘鼠标的原代码,用FPGA实现,使用Verilog HDL编写,已经使用FPGA验正过了,完全可以用
• Verilog HDL编写的CPU模型
• Verilog HDL编写的总线功能模型
• 计数器 同步异步预置数清零 verilog hdl 编写
• Verilog HDL编写的串并转换。采用iout类型口。包含源文件和测试文件。用Modsim编译。