Verilog写的 8 位超前进位加法器

相 关 资 源

• Verilog写的 8 位超前进位加法器免费下载

  资源简介：Verilog写的 8 位超前进位加法器

  标签： Verilog 进位 加法器

  上传时间： 2017-07-01

  上传用户：hustfanenze

• 本文件提供了用Verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.免费下载

  资源简介：本文件提供了用Verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.

  标签： Verilog 加法器 HDL 进位

  上传时间： 2013-12-17

  上传用户：ynwbosss

• 11,13,16位超前进位加法器的Verilog HDL源代码。免费下载

  资源简介：11,13,16位超前进位加法器的Verilog HDL源代码。

  标签： Verilog HDL 11 13

  上传时间： 2013-12-28

  上传用户：ouyangtongze

• 8位超前进位加法器 就是使各位的进位直接由加数和被加数来决定免费下载

  资源简介：8位超前进位加法器 就是使各位的进位直接由加数和被加数来决定，而不需要依赖低位进位

  标签： 进位 8位 加法器

  上传时间： 2016-04-25

  上传用户：王小奇

• 基于Verilog HDL的16位超前进位加法器 分为3个功能子模块免费下载

  资源简介：基于Verilog HDL的16位超前进位加法器 分为3个功能子模块

  标签： Verilog HDL 进位 加法器

  上传时间： 2014-01-07

  上传用户：yyyyyyyyyy

• 用Verilog写的8位十进制频率计 注释非常清晰 有助菜鸟学习免费下载

  资源简介：用Verilog写的8位十进制频率计 注释非常清晰 有助菜鸟学习

  标签： Verilog 8位 十进制 频率计

  上传时间： 2013-12-09

  上传用户：1966640071

• 十六位超前进位加法器免费下载

  资源简介：十六位超前进位加法器，Verilog HDL

  标签： 十六位 加法器 进位

  上传时间： 2015-09-21

  上传用户：wff

• 运用VHDL语言实现四位超前进位加法器。免费下载

  资源简介：运用VHDL语言实现四位超前进位加法器。

  标签： VHDL 语言 加法器 进位

  上传时间： 2017-07-18

  上传用户：66666

• 超前进位加法器是通常数字设计所必备的免费下载

  资源简介：超前进位加法器是通常数字设计所必备的，本程序为32位超前进位加法器

  标签： 进位 加法器 数字设计

  上传时间： 2016-11-23

  上传用户：fredguo

• 一个超前进位加法器的Verilog实现免费下载

  资源简介：一个超前进位加法器的Verilog实现，内含测试文件，可以综合，非常有参考价值

  标签： Verilog 进位 加法器

  上传时间： 2014-01-04

  上传用户：stella2015

• 用Verilog语言实现了一个8bit的超前进位加法器免费下载

  资源简介：用Verilog语言实现了一个8bit的超前进位加法器，其中包括测试文件。

  标签： Verilog 8bit 语言 加法器

  上传时间： 2013-12-19

  上传用户：alan-ee

• 学Verilog时写的8位十进制频率计免费下载

  资源简介：学Verilog时写的8位十进制频率计，开发环境为quartus II6.0.

  标签： Verilog 8位 十进制 频率计

  上传时间： 2014-01-20

  上传用户：气温达上千万的

• 此模块用于"PS/2接口的鼠标或键盘"与"具有外部读写的8位并口单片机"双向通信模块. Verilog HDL语言编写,在Quartus II 8.1 (32-Bit)软件中编译,并下载至EPM7免费下载

  资源简介：此模块用于"PS/2接口的鼠标或键盘"与"具有外部读写的8位并口单片机"双向通信模块. Verilog HDL语言编写,在Quartus II 8.1 (32-Bit)软件中编译,并下载至EPM7128SLC84-10芯片中通过. 文件中有详细的注解. 此模块具有对于PS/2时钟和数据线的滤波功能,这...

  标签： Verilog Quartus EPM7 8.1

  上传时间： 2017-02-20

  上传用户：集美慧

• Verilog语言写的8位CPU源代码免费下载

  资源简介：Verilog语言写的8位CPU源代码，基本的算术运算和逻辑运算，对于学习计算机原理和Verilog语言都有良好的效果

  标签： Verilog CPU 8位 语言

  上传时间： 2014-01-14

  上传用户：四只眼

• 一个自己写的8位CPU程序免费下载

  资源简介：一个自己写的8位CPU程序，以Verilog语言实现，仅可做8×8的乘法和8/8的除法，功能不强大，但对于初学Verilog的人应该有些帮助

  标签： CPU 8位 程序

  上传时间： 2013-12-23

  上传用户：manlian

• 超前进位加法器的设计免费下载

  资源简介：超前进位加法器的设计

  标签： 进位 加法器

  上传时间： 2013-10-19

  上传用户：shen_dafa

• 这是一个很好的Verilog 编写的8位RISC CPU源码（可做为MCU）免费下载

  资源简介：这是一个很好的Verilog 编写的8位RISC CPU源码（可做为MCU），并且包括完整的C 语言的测试代码。

  标签： Verilog RISC CPU MCU

  上传时间： 2014-01-05

  上传用户：李梦晗

• VHDL实现的超前进位加法器免费下载

  资源简介：VHDL实现的超前进位加法器

  标签： VHDL 进位 加法器

  上传时间： 2015-03-04

  上传用户：leehom61

• 超前进位加法器的例子,包括源码和测试文件,压缩包,无密码.免费下载

  资源简介：超前进位加法器的例子,包括源码和测试文件,压缩包,无密码.

  标签： 进位 加法器 源码 测试

  上传时间： 2015-06-12

  上传用户：希酱大魔王

• 18bit的booth乘法器 采用booth2编码 Wallace压缩树 以及超前进位结合进位选择的36bit高性能加法器免费下载

  资源简介：18bit的booth乘法器 采用booth2编码 Wallace压缩树 以及超前进位结合进位选择的36bit高性能加法器

  标签： bit Wallace booth2 booth

  上传时间： 2017-01-13

  上传用户：firstbyte

• 用Verilog 编写的8位risc cpu免费下载

  资源简介：用Verilog 编写的8位risc cpu，行为级描述，可综合

  标签： Verilog risc cpu 8位

  上传时间： 2017-07-24

  上传用户：gdgzhym

• 超前进位加法器得VHDL实现小点资料代码免费下载

  资源简介：超前进位加法器得VHDL实现小点资料代码

  标签： VHDL 进位 加法器 代码

  上传时间： 2016-02-06

  上传用户：gaojiao1999

• 六十进制计数器.电子万年历是计数器的应用之一.年由月的十二进制计数器进位+1得到.月是日的三十进制计数器进位+1得到.日是小时的二十四进制计数器进位+1得到.小时是分的六十进制计数器进位+1得到.分是免费下载

  资源简介：六十进制计数器.电子万年历是计数器的应用之一.年由月的十二进制计数器进位+1得到.月是日的三十进制计数器进位+1得到.日是小时的二十四进制计数器进位+1得到.小时是分的六十进制计数器进位+1得到.分是秒的六十进制计数器进位+1得到.本程序基于VHDL.其开发环境...

  标签： 进位 十进制计数器 计数器 分

  上传时间： 2014-11-29

  上传用户：13215175592

• 两个4bit超前进位加法器实现8bit加法器免费下载

  资源简介：两个4bit超前进位加法器实现8bit加法器

  标签： 4bit 8bit 加法器 进位

  上传时间： 2016-06-20

  上传用户：zhaiye

• 一个超前进位加法器（及其testbench) .v文件免费下载

  资源简介：一个超前进位加法器（及其testbench) .v文件

  标签： testbench 进位 加法器

  上传时间： 2013-12-18

  上传用户：chenbhdt

• 程序1使用延时模拟数字钟的显示过程（进位） 程序0使用定时器做的准确的数字钟免费下载

  资源简介：程序1使用延时模拟数字钟的显示过程（进位） 程序0使用定时器做的准确的数字钟

  标签： 程序 延时 定时器 模拟数字

  上传时间： 2013-12-21

  上传用户：924484786

• 基本模型机的设计—不带进位与或运算指令的实现免费下载

  资源简介：基本模型机的设计—不带进位与或运算指令的实现

  标签： 模型 指令 进位 运算

  上传时间： 2017-02-06

  上传用户：ecooo

• 基本模型机的设计—不带进位与或运算指令的实现免费下载

  资源简介：基本模型机的设计—不带进位与或运算指令的实现

  标签： 模型 指令 进位 运算

  上传时间： 2013-12-25

  上传用户：cursor

• 用Verilog写的cordic相位鉴别采用8级的流水线的硬件设计免费下载

  资源简介：用Verilog写的cordic相位鉴别，采用8级的流水线的硬件设计，适合感兴趣的学习者学习，可以提高自己的能力，大家可以多交流哈

  标签： Verilog

  上传时间： 2022-05-16

  上传用户：fliang

• arm9_fpga2_Verilog是一个可以综合的用Verilog写的arm9的ip软核免费下载

  资源简介：arm9_fpga2_Verilog是一个可以综合的用Verilog写的arm9的ip软核，对学习arm和FPGA开发有帮助。

  标签： Verilog fpga arm9 arm

  上传时间： 2013-08-23

  上传用户：xlcky