数字锁相环(DPLL)技术在数字通信、无线电电子学等众多领域得到了极为广泛的应用。与传统的模拟电路实现的PLL相比

相 关 资 源

• 数字锁相环(DPLL)技术在数字通信、无线电电子学等众多领域得到了极为广泛的应用。与传统的模拟电路实现的PLL相比免费下载

  资源简介：数字锁相环(DPLL)技术在数字通信、无线电电子学等众多领域得到了极为广泛的应用。与传统的模拟电路实现的PLL相比，DPLL具有精度高、不受温度和电压影响、环路带宽和中心频率编程可调、易于构建高阶锁相环等优点。

  标签： DPLL PLL 数字锁相环 数字通信

  上传时间： 2013-12-18

  上传用户：libenshu01

• 数字锁相环DPLL源程序免费下载

  资源简介：数字锁相环DPLL源程序，用cpld编写，展开后文件比较多，大家请耐心使用。谢谢，多多支持

  标签： DPLL 数字锁相环 源程序

  上传时间： 2013-12-20

  上传用户：zl5712176

• 数字锁相环DPLL实例程序免费下载

  资源简介：数字锁相环DPLL实例程序，帮助理解PLL的结构和详细原理

  标签： DPLL 数字锁相环 实例程序

  上传时间： 2014-08-14

  上传用户：saharawalker

• 数字锁相环程序免费下载

  资源简介：数字锁相环程序，适合于FM、AM开发 数字锁相环程序，适合于FM、AM开发

  标签： 数字锁相环 程序

  上传时间： 2015-06-20

  上传用户：363186

• PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛免费下载

  资源简介：PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛，本例用VHDL描述了一个锁相环作为参考，源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致,...

  标签： PLL 数字锁相环 接收 数字

  上传时间： 2013-12-31

  上传用户：hphh

• PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿免费下载

  资源简介：PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF

  标签： 数据 Q5 PLL 输入

  上传时间： 2014-06-09

  上传用户：daguda

• 比较好的技术文章《基于VHDL的全数字锁相环的设计》有关键部分的源代码。免费下载

  资源简介：比较好的技术文章《基于VHDL的全数字锁相环的设计》有关键部分的源代码。

  标签： VHDL 比较 全数字 分

  上传时间： 2013-12-24

  上传用户：362279997

• 技术文章《自采样比例积分控制全数字锁相环的性能分析和实现》有一定参考价值免费下载

  资源简介：技术文章《自采样比例积分控制全数字锁相环的性能分析和实现》有一定参考价值

  标签： 采样 比例 控制 全数字

  上传时间： 2015-08-21

  上传用户：silenthink

• 智能全数字锁相环的设计用VHDL语言在CPLD上实现串行通信免费下载

  资源简介：智能全数字锁相环的设计用VHDL语言在CPLD上实现串行通信

  标签： VHDL CPLD 全数字 串行通信

  上传时间： 2014-01-08

  上传用户：weiwolkt

• 本文在说明全数字锁相环的基础上免费下载

  资源简介：本文在说明全数字锁相环的基础上，提出了一种利用FPGA设计一阶全数字锁相环的方法，并 给出了关键部件的RTL可综合代码，并结合本设计的一些仿真波形详细描述了数字锁相环的工作过程，最后对一些有关的问题进行了讨论。

  标签： 全数字 锁相环

  上传时间： 2014-01-10

  上传用户：asddsd

• 数字锁相环路原理与应用:全数字锁相环。根据本资料可以自己编写代码在计算机上模拟实现。免费下载

  资源简介：数字锁相环路原理与应用:全数字锁相环。根据本资料可以自己编写代码在计算机上模拟实现。

  标签： 数字 全数字 代码 锁相环路

  上传时间： 2016-11-01

  上传用户：edisonfather

• 使用VHDL语言进行设计DPLL（数字锁相环）的相关文件免费下载

  资源简介：使用VHDL语言进行设计DPLL（数字锁相环）的相关文件

  标签： VHDL DPLL 语言 数字锁相环

  上传时间： 2013-12-25

  上传用户：Miyuki

• 基于锁相环Top-down的建模方法在MATLAB环境下建立数字锁相环完整的仿真模型免费下载

  资源简介：基于锁相环Top-down的建模方法在MATLAB环境下建立数字锁相环完整的仿真模型，并用SIMULINK对数字锁相环的仿真模型进行仿真。　

  标签： Top-down MATLAB 锁相环 建模方法

  上传时间： 2014-01-15

  上传用户：大三三

• 数字式调频收音机设计 介绍利用数字锁相频率合成技术构成收音机的电调谐部分并阐述了收音机的调台、选台、搜索与存储等功能的电路设计原理,着重介绍了用收音机集成芯片CXA1019S构成的FM电路、频率合成免费下载

  资源简介：数字式调频收音机设计 介绍利用数字锁相频率合成技术构成收音机的电调谐部分并阐述了收音机的调台、选台、搜索与存储等功能的电路设计原理,着重介绍了用收音机集成芯片CXA1019S构成的FM电路、频率合成器芯片BU2614构成的锁相环电路。

  标签： 1019S 1019 收音机 CXA

  上传时间： 2013-12-16

  上传用户：ouyangtongze

• 一个实现简单的数字锁相环Verilog代码免费下载

  资源简介：一个实现简单的数字锁相环Verilog代码，本人借鉴网上现有的代码后经修改在Cyclone II上调通实现，里面有ModelSim仿真成功的波形图

  标签： Verilog 数字锁相环 代码

  上传时间： 2014-01-22

  上传用户：003030

• PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定免费下载

  资源简介：PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上； 顶层文件是PLL.GDF

  标签： Q5 数据 PLL 输入

  上传时间： 2017-07-24

  上传用户：璇珠官人

• 数字锁相环原理与应用.pdf免费下载

  资源简介：锁相技术相关专辑 38册 209M数字锁相环原理与应用.pdf

  标签：

  上传时间： 2014-05-05

  上传用户：时代将军

• 用数字锁相环电路实现高精度宽范围频率控制.pdf免费下载

  资源简介：锁相技术相关专辑 38册 209M用数字锁相环电路实现高精度宽范围频率控制.pdf

  标签：

  上传时间： 2014-05-05

  上传用户：时代将军

• 用一片CPLD实现数字锁相环,用VHDL或V语言.rar免费下载

  资源简介：用一片CPLD实现数字锁相环,用VHDL或V语言

  标签： CPLD VHDL 数字锁相环

  上传时间： 2013-05-27

  上传用户：hewenzhi

• 基于FPGA实现的一种新型数字锁相环免费下载

  资源简介：基于FPGA实现的一种新型数字锁相环

  标签： FPGA 新型数字 锁相环

  上传时间： 2013-08-07

  上传用户：2467478207

• 基于FPGA的全数字锁相环设计免费下载

  资源简介：基于FPGA的全数字锁相环设计,内有设计过程和设计思想

  标签： FPGA 全数字 锁相环

  上传时间： 2013-08-13

  上传用户：fqscfqj

• 基于FPGA设计数字锁相环免费下载

  资源简介：基于FPGA设计数字锁相环，提出了一种由微分超前/滞后型检相器构成数字锁相环的Verilog-HDL建模方案

  标签： FPGA 数字锁相环

  上传时间： 2013-08-19

  上传用户：Huge_Brother

• 关于数字锁相环的一点东西免费下载

  资源简介：关于数字锁相环的一点东西,可以下来看看\r\n

  标签： 数字锁相环

  上传时间： 2013-08-26

  上传用户：7891

• 用VHDL写的数字锁相环程序 PLL.vhd为源文件 PLLTB.vhd为testbench免费下载

  资源简介：用VHDL写的数字锁相环程序 PLL.vhd为源文件 PLLTB.vhd为testbench

  标签： vhd testbench PLLTB VHDL

  上传时间： 2014-01-20

  上传用户：zwei41

• 数字琐相环DPLL的VERLOG代码免费下载

  资源简介：数字琐相环DPLL的VERLOG代码，MODELSIM下的工程，有测试文件

  标签： VERLOG DPLL 数字 代码

  上传时间： 2014-01-13

  上传用户：Thuan

• 用verilog语言编写的全数字锁相环的源代码,基于fpga平台免费下载

  资源简介：用verilog语言编写的全数字锁相环的源代码,基于fpga平台

  标签： verilog fpga 语言 编写

  上传时间： 2015-06-13

  上传用户：wanqunsheng

• 关于数字锁相环的使用免费下载

  资源简介：关于数字锁相环的使用，结合FM,AM的使用来说明

  标签： 数字锁相环

  上传时间： 2013-12-29

  上传用户：虫虫虫虫虫虫

• 全数字锁相环ＶＨＤＬ描述并实现功能仿真免费下载

  资源简介：全数字锁相环ＶＨＤＬ描述并实现功能仿真，另附有图形说明

  标签： 全数字 锁相环 功能仿真

  上传时间： 2014-01-13

  上传用户：shawvi

• 直接式数字锁相环频率合成器.用ELANIX公司SYSTEMVIEW运行.免费下载

  资源简介：直接式数字锁相环频率合成器.用ELANIX公司SYSTEMVIEW运行.

  标签： SYSTEMVIEW ELANIX 数字锁相环 频率合成器

  上传时间： 2015-07-18

  上传用户：妄想演绎师

• 一种改进的全数字锁相环设计 一种改进的全数字锁相环设计免费下载

  资源简介：一种改进的全数字锁相环设计 一种改进的全数字锁相环设计

  标签： 全数字 锁相环

  上传时间： 2013-12-24

  上传用户：stampede