使用Vhdl语言实现数字电路全加器功能

相 关 资 源

• 使用Vhdl语言实现数字电路全加器功能免费下载

  资源简介：使用Vhdl语言实现数字电路全加器功能，算法比较简单，供初学者参考。

  标签： Vhdl 语言 数字电路 全加器

  上传时间： 2013-12-10

  上传用户：lhw888

• 本文详细分析了COOLRUNNER系列CPLD的结构,特点及功能,使用Vhdl语言实现数字逻辑,实现了水下冲击波记录仪电路的数字电路部分.免费下载

  资源简介：本文详细分析了COOLRUNNER系列CPLD的结构,特点及功能,使用Vhdl语言实现数字逻辑,实现了水下冲击波记录仪电路的数字电路部分.

  标签： COOLRUNNER CPLD Vhdl 分

  上传时间： 2013-12-18

  上传用户：shawvi

• 基于eda中Vhdl语言的一位全加器的设计免费下载

  资源简介：基于eda中Vhdl语言的一位全加器的设计，详细的设计过程和实验现象，相互学习

  标签： Vhdl eda 语言 全加器

  上传时间： 2014-01-15

  上传用户：baiom

• 用Vhdl语言设计四位全加器免费下载

  资源简介：用Vhdl语言设计四位全加器，有低位进位和高位进位。

  标签： Vhdl 语言 全加器

  上传时间： 2013-12-26

  上传用户：6546544

• 用Vhdl语言采用串行方法实现用1位全加器实现4位全加器免费下载

  资源简介：用Vhdl语言采用串行方法实现用1位全加器实现4位全加器

  标签： Vhdl 全加器 语言 串行

  上传时间： 2016-05-27

  上传用户：hongmo

• 此程序是用Vhdl硬件描述语言编写的,实现四位全加器的功能免费下载

  资源简介：此程序是用Vhdl硬件描述语言编写的,实现四位全加器的功能

  标签： Vhdl 程序 硬件描述语言 全加器

  上传时间： 2017-01-07

  上传用户：天诚24

• Vhdl语言100例详解。详细讲解了用Vhdl语言进行数字电路和数字系统设计的知识。用100个实例免费下载

  资源简介：Vhdl语言100例详解。详细讲解了用Vhdl语言进行数字电路和数字系统设计的知识。用100个实例，不仅进行基础的门电路设计，而且还有较为复杂的数字系统设计。这些实例可以直接被调用。

  标签： Vhdl 100 语言 数字电路

  上传时间： 2014-01-07

  上传用户：lhw888

• 用Vhdl编写的8位全加器,数字分频器等程序免费下载

  资源简介：用Vhdl编写的8位全加器,数字分频器等程序

  标签： Vhdl 8位 编写 全加器

  上传时间： 2013-12-16

  上传用户：ztj182002

• Vhdl实现四位全加器免费下载

  资源简介：Vhdl实现四位全加器，适合初学者，源程序下载

  标签： Vhdl 全加器

  上传时间： 2013-12-30

  上传用户：xsnjzljj

• 使用Vhdl语言进行数字锁相环的设计免费下载

  资源简介：使用Vhdl语言进行数字锁相环的设计，pdf格式，可以打开

  标签： Vhdl 语言 数字锁相环

  上传时间： 2014-11-01

  上传用户：努力努力再努力

• 通过Vhdl实现4位全加器免费下载

  资源简介：通过Vhdl实现4位全加器，8位全加器，和8位通用寄存器的设计

  标签： Vhdl 全加器

  上传时间： 2014-01-11

  上传用户：lanwei

• 使用Vhdl语言实现计数器功能 ……使用Vhdl语言实现计数器功能免费下载

  资源简介：使用Vhdl语言实现计数器功能 ……使用Vhdl语言实现计数器功能

  标签： Vhdl 语言 计数器

  上传时间： 2017-07-15

  上传用户：源码3

• synplify环境下 实现 全加器 功能免费下载

  资源简介：synplify环境下 实现 全加器 功能

  标签： synplify 环境 全加器

  上传时间： 2014-01-13

  上传用户：邶刖

• 用Vhdl语言实现8-3线编码器免费下载

  资源简介：用Vhdl语言实现8-3线编码器，16-4线编码器

  标签： Vhdl 语言 编码器

  上传时间： 2016-10-21

  上传用户：阿四AIR

• Vhdl语言实现的hdb3编解码的功能免费下载

  资源简介：Vhdl语言实现的hdb3编解码的功能，已完成调试。

  标签： Vhdl hdb3 语言 编解码

  上传时间： 2013-12-21

  上传用户：wweqas

• 自己使用Vhdl语言编写的24位寄存器.主要用于DDS中免费下载

  资源简介：自己使用Vhdl语言编写的24位寄存器.主要用于DDS中

  标签： Vhdl DDS 24位 语言

  上传时间： 2013-12-27

  上传用户：ynwbosss

• 一个用Vhdl语言编写的全加器免费下载

  资源简介：一个用Vhdl语言编写的全加器，是数字电路EDA设计的一个例子，可能不太特别，但是应该可以用一下的。

  标签： Vhdl 语言 编写 全加器

  上传时间： 2014-10-29

  上传用户：ayfeixiao

• 利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用Vhdl语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试免费下载

  资源简介：利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用Vhdl语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采用...

  标签： CPLD Vhdl 芯片 时钟源

  上传时间： 2014-01-02

  上传用户：LIKE

• 使用Vhdl语言描述的单精度浮点处理器。源代码来自国外网站。可实现单精度浮点数的加减乘运算。免费下载

  资源简介：使用Vhdl语言描述的单精度浮点处理器。源代码来自国外网站。可实现单精度浮点数的加减乘运算。

  标签： Vhdl 精度 语言 浮点处理器

  上传时间： 2016-05-04

  上传用户：xg262122

• 利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用Vhdl语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试免费下载

  资源简介：利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用Vhdl语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点

  标签： CPLD Vhdl 芯片 时钟源

  上传时间： 2013-12-26

  上传用户：qwe1234

• 常用数字逻辑功能都在CPLD器件上用Vhdl语言实现免费下载

  资源简介：利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用Vhdl语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点

  标签： CPLD Vhdl 数字逻辑 器件

  上传时间： 2013-08-11

  上传用户：hn891122

• 1.高精度数字秒表（0.01秒的Vhdl语言实现） 2.具有定时免费下载

  资源简介：1.高精度数字秒表（0.01秒的Vhdl语言实现） 2.具有定时，暂停，按键随机存储，翻页回放功能； 3.对30M时钟分频产生显示扫描时钟 4.精度高达0.01s,并且可以通过改变主频来更改分频比和记数间隔，可控性高。 5.模块化设计，其中的许多函数可以成为Vhdl语言...

  标签： 0.01 Vhdl 高精度 数字秒表

  上传时间： 2015-08-16

  上传用户：waitingfy

• 用Vhdl语言实现一个10秒倒计时电路免费下载

  资源简介：用Vhdl语言实现一个10秒倒计时电路，要求使用8*8点阵显示计时结果

  标签： Vhdl 语言 倒计时电路

  上传时间： 2013-12-09

  上传用户：aa54

• 采用Vhdl语言实现正弦波形的生成，主要使用的dds技术免费下载

  资源简介：采用Vhdl语言实现正弦波形的生成。主要使用的dds技术。

  标签： Vhdl dds 语言 正弦

  上传时间： 2013-08-09

  上传用户：aeiouetla

• 全加器的Vhdl程序实现及仿真免费下载

  资源简介：全加器的Vhdl程序实现及仿真

  标签： Vhdl 全加器 仿真 程序

  上传时间： 2014-01-13

  上传用户：hoperingcong

• 利用Vhdl语言实现单片简易自动量程数字频率计免费下载

  资源简介：利用Vhdl语言实现单片简易自动量程数字频率计

  标签： Vhdl 语言 自动 数字频率计

  上传时间： 2013-12-26

  上传用户：GHF

• 全加器的详细设计思路和用Vhdl语言编写的详细源代码免费下载

  资源简介：全加器的详细设计思路和用Vhdl语言编写的详细源代码

  标签： Vhdl 全加器 详细设计 编写

  上传时间： 2014-01-12

  上传用户：zhaiyanzhong

• 利用Vhdl语言实现单稳触发电路免费下载

  资源简介：利用Vhdl语言实现单稳触发电路，稳态时间为系统时钟的整数倍。

  标签： Vhdl 语言 触发电路

  上传时间： 2015-06-01

  上传用户：wang0123456789

• 数字系统设计实例.pdf,Vhdl语言实现免费下载

  资源简介：数字系统设计实例.pdf,Vhdl语言实现，7.1 半整数分频器的设计7.2 音乐发生器7.3 2FSK/2PSK信号产生器7.4 实用多功能电子表7.5 交通灯控制器 7.6 数字频率计.值得一看。

  标签： Vhdl 数字系统 设计实例

  上传时间： 2015-08-31

  上传用户：lhw888

• 用Vhdl语言实现DDS直接数字频率合成器的设计免费下载

  资源简介：用Vhdl语言实现DDS直接数字频率合成器的设计，采用正弦RAM表，可实现频率可控的正弦数字信号，编译、仿真通过。

  标签： Vhdl DDS 语言 数字频率合成器

  上传时间： 2014-01-04

  上传用户：虫虫虫虫虫虫