Verilog实现mini-uart,代码经过FPEG验证,含文档及流程图。
资源简介:Verilog实现mini-uart,代码经过FPEG验证,含文档及流程图。
上传时间: 2013-12-17
上传用户:jcljkh
资源简介:一个用Verilog实现的fpga上的uart接口模块,包括测试模块和实体,并实现了输出接口和状态接口。
上传时间: 2014-07-19
上传用户:gengxiaochao
资源简介:Verilog实现的异步UART代码,包括发送模块、接收模块,波特率可配置,另附PC机的c代码
上传时间: 2016-05-11
上传用户:wxhwjf
资源简介:Verilog描述的uart发射端功能实现
上传时间: 2013-12-17
上传用户:exxxds
资源简介:该文档为基于FPGA的UART设计的Verilog实现程序的简介资料,讲解的还不错,感兴趣的可以下载看看…………………………
上传时间: 2021-10-23
上传用户:
资源简介:该文档为基于FPGA的UART设计的Verilog实现程序简介文档,是一份很不错的参考资料,具有较高参考价值,感兴趣的可以下载看看………………
上传时间: 2021-11-27
上传用户:默默
资源简介:用Verilog实现的以太网接口!!!!!!!!!!!!!!!!!!
上传时间: 2013-07-13
上传用户:LSPSL
资源简介:Verilog实现一个AGC模块,信号输入位宽16位,通过统计64个输入完成其功率的统计,然后根据功率大小对信号进行缩放。
上传时间: 2013-06-09
上传用户:sc965382896
资源简介:使用Verilog实现基于FPGA的SDRAM控制器
上传时间: 2013-08-08
上传用户:litianchu
资源简介:用Verilog实现的串口收发数据程序,已经调试通过
上传时间: 2013-08-21
上传用户:lixinxiang
资源简介:Verilog实现的DDS正弦信号发生器和测频测相模块,DDS模块可产生两路频率和相位差均可预置调整的值正弦波,频率范围为20Hz-5MHz,相位范围为0°-359°,测量的数据通过引脚传输给单片机,单片机进行计算和显示。
上传时间: 2013-08-28
上传用户:asdfasdfd
资源简介:用Verilog实现基于FPGA的通用分频器
上传时间: 2013-08-30
上传用户:xingyuewubian
资源简介:用Verilog实现8255芯片功能
上传时间: 2013-10-31
上传用户:sunjet
资源简介:针对philips的51单片机LPC931的具体应用的例子。实现对uart, spi, i2c等硬件资源的操作。还有针对小内存单片机操作系统的实现。
上传时间: 2013-11-29
上传用户:gundamwzc
资源简介:Verilog实现ALU的源代码,并提供了一个详细的测试平台!
上传时间: 2015-03-23
上传用户:aysyzxzm
资源简介:MD5算法的Verilog实现,同时包含有testbench。
上传时间: 2014-01-09
上传用户:1159797854
资源简介:Verilog 实现的jtag ip模块 包括了测试程序
上传时间: 2014-12-08
上传用户:叶山豪
资源简介:用Verilog实现滤波器的功能,通过软件综合仿真,在利用FPGA实现
上传时间: 2013-12-14
上传用户:lanhuaying
资源简介:计算器芯片的Verilog实现代码! 时序仿真成功
上传时间: 2015-05-10
上传用户:三人用菜
资源简介:用Verilog实现的四乘四键盘程序,在Quartus II上编译通过并成功
上传时间: 2015-05-13
上传用户:ruan2570406
资源简介:Arbiter.v Verilog实现 三路请求,使用循环策略的仲裁器 含有看门狗电路
上传时间: 2013-12-10
上传用户:qlpqlq
资源简介:Verilog 实现 优化的16位比较器 可以输出大于,小于,等于。模块化设计,可扩展为32位
上传时间: 2015-05-16
上传用户:dongbaobao
资源简介:FIR滤波器的Verilog实现,实现6级流水线的程序设计。
上传时间: 2015-06-02
上传用户:sjyy1001
资源简介:此代码是用Verilog实现的以太网接口,在此基础上做修改,可以作为一般的以太网接口程序开发.
上传时间: 2014-01-20
上传用户:zhichenglu
资源简介:用Verilog实现单片机计数器 用Verilog实现单片机计数器
上传时间: 2013-12-21
上传用户:h886166
资源简介:一个32位微处理器的Verilog实现源代脉,采用5级流水线和cache技术.
上传时间: 2014-12-21
上传用户:yimoney
资源简介:Verilog实现电子时钟模块,输入60Hz时钟信号和复位,输出时分秒,共6位,每位7段输出用于驱动
上传时间: 2015-08-13
上传用户:王楚楚
资源简介:Verilog实现,UDP描述带有异步复位的正边沿触发D触发器,test测试通过
上传时间: 2013-12-27
上传用户:yulg
资源简介:Verilog实现,串转并通过fifo再并转串,可以满足输入速率自由输出的一半时,输出仍可持续发送
上传时间: 2015-08-13
上传用户:妄想演绎师
资源简介:I2C总线Verilog实现源码,可以完整实现I2C bus的基本功能
上传时间: 2015-08-13
上传用户:anng