虫虫首页| 资源下载| 资源专辑| 精品软件

登录| 注册

您现在的位置是：虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 基于verilog的fir滤波器设计

基于verilog的fir滤波器设计

资源大小：4 K
上传时间： 2013-11-26
上传用户：gxjun686
资源积分：2 下载积分
标签： verilog fir 滤波器设计

资源简介

基于verilog的fir滤波器设计，用的并行结构。在前面基础上加入四级流水（加法器，并行乘法器，乘法结果相加两级），通过验证。

相关资源

您可能感兴趣的

收藏 赞(225) 踩(0)