虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

您现在的位置是:虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 使用verilog完成了RS编码的设计

使用verilog完成了RS编码的设计

  • 资源大小:15 K
  • 上传时间: 2017-01-23
  • 上传用户:scorpioll
  • 资源积分:2 下载积分
  • 标      签: verilog RS编码

资 源 简 介

使用verilog完成了RS编码的设计,编码参数为输入188,输出204

相 关 资 源