viterbi译码器的IP核,可以直接编译使用
资源简介:viterbi译码器的IP核,可以直接编译使用
上传时间: 2016-11-03
上传用户:希酱大魔王
资源简介:基于FPGA自适应高速RS编译码器的IP核设计
上传时间: 2016-05-10
上传用户:asdkin
资源简介:无线局域网(WLAN,Wireless Local Area Network)是未来移动通信系统的重要组成部分.为了满足用户高速率、方便灵活的接入互联网的需求,WLAN的研究和建设正在世界范围内如火如荼的展开.由于摆脱了有线连接的束缚,无线局域网具有移动性好、成本低和不会出现线缆故...
上传时间: 2013-06-19
上传用户:xinzhch
资源简介:本文以某型号接收机的应用为背景,主要论述了如何实现基于FPGA的参数化的viterbi译码器的知识产权(IP)核。文中详细论述了译码器的内部结构、VerilogHDL(硬件描述语言)实现、仿真测试等。这些可变的参数包括:码型、ACS(加比选)单元的数目、软判决比特数、回溯...
上传时间: 2013-04-24
上传用户:waizhang
资源简介: 本文对于全并行viterbi译码器的设计及其FPGA实现方案进行了研究,并最终将用FPGA实现的译码器嵌入到某数字通信系统之中。 首先介绍了卷积码及viterbi译码算法的基本原理,并对卷积码的纠错性能进行了理论分析。接着介绍了viterbi译码器各个模块实现的...
上传时间: 2013-07-30
上传用户:13913148949
资源简介:本文提出了一种高速viterbi译码器的FPGA实现方案。这种viterbi译码器的设计方案既可以制成高性能的单片差错控制器,也可以集成到大规模ASIC通信芯片中,作为全数字接收的一部分。 本文所设计的viterbi译码器采用了基四算法,与基二算法相比,其译码速率在理论...
上传时间: 2013-04-24
上传用户:181992417
资源简介:viterbi译码器的一种fpga实现.是一个cs252\r\n的project的result\r\n供大家研究用
上传时间: 2013-09-06
上传用户:dsgkjgkjg
资源简介:viterbi译码器的一种fpga实现.是一个cs252 的project的result 供大家研究用
上传时间: 2013-12-16
上传用户:lunshaomo
资源简介:三篇关于viterbi FPGA编译码器的优化设计文档: 1、viterbi译码器的FPGA设计实现与优化.pdf 2、viterbi译码器的低功耗设计.pdf 3、基于FPGA的高速并行viterbi译码器的设计与实现.pdf
上传时间: 2013-11-27
上传用户:邶刖
资源简介:介绍了viterbi译码器的编解码器的设计,包括decoder.v,encoder.v.control.v,ram.v等,压缩 包里面有pdf说明
上传时间: 2013-12-20
上传用户:zhichenglu
资源简介:适合高速viterbi译码器的hdl的设计与实现
上传时间: 2014-01-19
上传用户:aeiouetla
资源简介:卷积编码器和viterbi译码器的设计与仿真
上传时间: 2013-12-25
上传用户:yoleeson
资源简介:viterbi译码器的FPGA实现代码,来在国外大学论坛.
上传时间: 2017-04-13
上传用户:维子哥哥
资源简介:2_1_9_软判决viterbi译码器的设计与FPGA实现论文
上传时间: 2018-03-26
上传用户:laurentnov
资源简介:viterbi译码器的设计与FPGA实现
上传时间: 2018-03-26
上传用户:laurentnov
资源简介:卷积码是无线通信系统中广泛使用的一种信道编码方式。viterbi译码算法是一种卷积码的最大似然译码算法,它具有译码效率高、速度快等特点,被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9,码率为1/2,采用软判决方式的viterbi译码器...
上传时间: 2013-07-23
上传用户:叶山豪
资源简介:卷积码是广泛应用于卫星通信、无线通信等多种通信系统的信道编码方式。viterbi算法是卷积码的最大似然译码算法,该算法译码性能好、速度快,并且硬件实现结构比较简单,是最佳的卷积码译码算法。随着可编程逻辑技术的不断发展,使用FPGA实现viterbi译码器的设...
上传时间: 2013-06-24
上传用户:myworkpost
资源简介:·卷积编码及基于DSP的viterbi译码器设计
上传时间: 2013-04-24
上传用户:Jason1990
资源简介:压缩包内为本人写的(2,1,3)卷积码编码器和维特比(viterbi)译码器.编码器和译码器分别封装在一个类中,每个类的方法和变量均有注解
上传时间: 2014-11-28
上传用户:xieguodong1234
资源简介:提供了一个硬判决的viterbi译码器(2,1,3) 有源程序及算法描述,未成定稿,只供参考 (vhdl 语言描述)
上传时间: 2015-07-16
上传用户:天诚24
资源简介:一种基于FPGA的viterbi译码器一种基于FPGA的viterbi译码器
上传时间: 2013-11-25
上传用户:xg262122
资源简介:内置译码器的步进电机微步进驱动芯片
上传时间: 2013-06-07
上传用户:eeworm
资源简介:专辑类-执行器件相关专辑-43册-296M 内置译码器的步进电机微步进驱动芯片.pdf
上传时间: 2013-04-24
上传用户:tianjinfan
资源简介:当前,片上系统(SOC)已成为系统实现的主流技术。流片风险与费用增加、上市时间压力加大、产品功能愈加复杂等因素使得SOC产业逐渐划分为IP提供者、SOC设计服务者和芯片集成者三个层次。SOC设计已走向基于IP集成的平台设计阶段,经过严格验证质量可靠的IP核成为...
上传时间: 2013-06-12
上传用户:mqien
资源简介:Reed-Solomon码(简称RS码)是一种具有很强纠正突发和随机错误能力的信道编码方式,在深空通信、移动通信、磁盘阵列以及数字视频广播(DVB)等系统中具有广泛的应用。 本文简要介绍了有限域基本运算的算法和常用的RS编码算法,分析了改进后的Euclid算法和改进后的...
上传时间: 2013-06-11
上传用户:奇奇奔奔
资源简介: 本课题首先研究了常规的RS译码器的算法,确定在关键方程的计算中采用一种新改进的BM算法,然后提出了基于复数基的有限域快速并行乘法器和利用幂指数相减进行除法计算的有限域除法器,通过这些优化方法提高了RS译码器的速度,减少了译码延时和硬件资源使用...
上传时间: 2013-06-29
上传用户:gokk
资源简介:Turbo码是一类并行级联的系统卷积码,它是在综合级联码、最大后验概率(MAP)译码、软输入软输出及迭代译码等理论基础上的一种创新。Turbo码的基本原理是通过对编码器结构的巧妙设计,多个子码通过交织器隔离进行并行级联编码输出,增大了码距。译码器则以类似...
上传时间: 2013-04-24
上传用户:shanml
资源简介:纠错码技术是一种通过增加一定冗余信息来提高信息传输可靠性的有效方法。RS码是一种典型的纠错码,在线性分组码中,它具有最强的纠错能力,既能纠正随机错误,也能纠正突发错误,在深空通信、移动通信、磁盘阵列、光存储及数字视频广播(DVB)等系统中具有广泛...
上传时间: 2013-07-20
上传用户:xinshou123456
资源简介:当前,片上系统(SOC)已成为系统实现的主流技术。流片风险与费用增加、上市时间压力加大、产品功能愈加复杂等因素使得SOC产业逐渐划分为IP提供者、SOC设计服务者和芯片集成者三个层次。SOC设计已走向基于IP集成的平台设计阶段,经过严格验证质量可靠的IP核成为...
上传时间: 2013-04-24
上传用户:rockjablew
资源简介:可靠通信要求消息从信源到信宿尽量无误传输,这就要求通信系统具有很好的纠错能力,如使用差错控制编码。自仙农定理提出以来,先后有许多纠错编码被相继提出,例如汉明码,BCH码和RS码等,而C。Berrou等人于1993年提出的Turbo码以其优异的纠错性能成为通信界...
上传时间: 2013-04-24
上传用户:ziyu_job1234