0到255任意整数半整数分频Verilog HDL.rar
资源简介:0到255任意整数半整数分频Verilog HDL.rar
上传时间: 2014-12-20
上传用户:ztj182002
资源简介:实验名称: 定时器1中断实验 实验目的: 学习AVR单片机的定时器功能 实验现象: 定时器每秒加一,0到255循环,通过数码管显示计数值 环 境: ICCAVR6.31
上传时间: 2017-09-19
上传用户:mhp0114
资源简介:任意N进制分频器的标准VHDL代码(原创)
上传时间: 2013-12-25
上传用户:洛木卓
资源简介:可实现任意一位小数分频,在quartus II中仿真验证通过,输入端N为分频系数的十位数,X为分频系数的个位数.
上传时间: 2016-03-17
上传用户:xaijhqx
资源简介:任意基数分频Verilog代码,经过了编译,可以修改数字改变分频。
上传时间: 2016-11-05
上传用户:stampede
资源简介:实用的任意时钟分频Verilog代码 可以任意分频的!
上传时间: 2016-12-27
上传用户:watch100
资源简介:此程序实现的是任意进制的分频 进制的输入是任意选择的
上传时间: 2017-01-25
上传用户:稀世之宝039
资源简介:奇数分频:2.2倍分频,其他任意奇数倍的分频可扩展得到.
上传时间: 2017-02-17
上传用户:hfmm633
资源简介:占空比50 的三分频Verilog代码,包含PDF说明和源代码
上传时间: 2017-08-24
上传用户:lhw888
资源简介:本文介绍了两种分频系数为整数或半整数的可控分频器的设计方法。其中之一可以实现50%的奇数分频。利用VHDL语言编程,并用QUARTERS||4.0进行仿真,用 FPGA 芯片实现。 关键词:半整数,可控分频器,VHDL, FPGA
上传时间: 2015-11-27
上传用户:tyler
资源简介:一个好用的整数分频电路 保证你喜欢 能够实现对任意整数的分频电路设计
上传时间: 2013-09-01
上传用户:909000580
资源简介:基于CPLD-FPGA的半整数分频器的设计,用于设计EDA
上传时间: 2013-09-03
上传用户:pioneer_lvbo
资源简介:半整数分频器电路的VHDL源程序,供大家学习和讨论。\r\n
上传时间: 2013-09-04
上传用户:fdfadfs
资源简介:基于CPLD-FPGA的半整数分频器的设计,用于设计EDA
上传时间: 2015-04-09
上传用户:凌云御清风
资源简介:半整数分频器电路的VHDL源程序,供大家学习和讨论。
上传时间: 2013-12-24
上传用户:gxf2016
资源简介:第7章数字系统设计实例 7.1 半整数分频器的设计 7.2 音乐发生器 7.3 2FSK/2PSK信号产生器 7.4 实用多功能电子表 7.5 交通灯控制器 7.6 数字频率计
上传时间: 2015-06-23
上传用户:tianyi223
资源简介:本文件是实现任意整数分频的VHDL代码,愿与大家分享!
上传时间: 2015-08-23
上传用户:ainimao
资源简介:VHDL实现任意整数分频,--只要把n设置成你要分频的数值就可以了
上传时间: 2015-10-15
上传用户:ukuk
资源简介:一个好用的整数分频电路 保证你喜欢 能够实现对任意整数的分频电路设计
上传时间: 2013-12-24
上传用户:熊少锋
资源简介:任意整数分频器的vHDL源程序,放心使用. 无版权问题,欢迎copy.
上传时间: 2016-01-28
上传用户:372825274
资源简介:VHDL任意整数分频程序,只要讲n换成需要的数字就可以了!
上传时间: 2016-02-13
上传用户:dongbaobao
资源简介:任意整数分频,很好,欢迎大家使用,有疑问请即时跟我联系
上传时间: 2014-10-27
上传用户:chens000
资源简介:一个基于CPLD/FPGA的半整数分频器的设计的文档资料
上传时间: 2016-07-13
上传用户:CHENKAI
资源简介:可以对输入时钟任意分频(整数或小数),带Quartus II 完整项目文件.
上传时间: 2016-11-20
上传用户:妄想演绎师
资源简介:半整数分频器的设计 请不要上传有版权争议的内容和木马病毒代码
上传时间: 2014-08-16
上传用户:trepb001
资源简介:用 插入排序 堆排序 归并排序 快速排序 对1000000个0到2000000的整数进行排序 对文件进行划分后排序
上传时间: 2014-01-05
上传用户:exxxds
资源简介:一种实现任意整数分频的VHDL源代码,已经经过调试
上传时间: 2017-05-19
上传用户:chenxichenyue
资源简介:半整数分频器的实现(Verilog),本文以6.5分频为例!很实用的!
上传时间: 2014-08-20
上传用户:pompey
资源简介:输入5个学生的成绩(从0到100的整数),并将这5个数保存到文件“data.txt”中。然后再编写一个程序,从文件“data.txt”中读取这5个学生的成绩,计算并输出它们的平均数,然后再按从小到大的顺序输出这5个学生的成绩。
上传时间: 2014-01-16
上传用户:xuanchangri
资源简介:一个任意整数分频程序,采用VHDL语言编写,编译通过
上传时间: 2017-07-04
上传用户:xiaoxiang