(2,1,9)卷积编解码器,译码部分采用Vitebi译码算法,设计使用Verilog HDL语言,在Modelsim平台下仿真通过
资源简介:(2,1,9)卷积编解码器,译码部分采用Vitebi译码算法,设计使用Verilog HDL语言,在Modelsim平台下仿真通过
上传时间: 2013-12-17
上传用户:hphh
资源简介:(2,1,9)卷积码的一个查找表,用与(2,1,9)卷积码的编码,可以根据寄存器的状态来判别输出数.
上传时间: 2016-01-28
上传用户:1079836864
资源简介:压缩包内为本人写的(2,1,3)卷积码编码器和维特比(viterbi)译码器.编码器和译码器分别封装在一个类中,每个类的方法和变量均有注解
上传时间: 2014-11-28
上传用户:xieguodong1234
资源简介:(2,1,3)卷积码搭建了简单的系统来进行纠错展示,可以实现从编码,加入错误,译码,输入输出码字对比等基本功能,另外加入了交互模块,用户可以自己设定错误比特的数目和位置,使纠错功能显而易见.
上传时间: 2013-12-20
上传用户:13517191407
资源简介:瑞利信道下(2,1,3)卷积码仿真,得到误码率曲线。
上传时间: 2014-01-06
上传用户:363186
资源简介:2,1,7卷积码译码s-function
上传时间: 2013-12-25
上传用户:llandlu
资源简介:给出了(2,1,3)卷积编码和维特比译码的源程序
上传时间: 2014-01-11
上传用户:qwe1234
资源简介:本程序是在Quartus7.2环境下编译的一个简单的(2,1,3)卷积码,能够成功地编译和仿真。
上传时间: 2016-03-24
上传用户:change0329
资源简介:faac-1.25.rar音频编解码器demo
上传时间: 2013-12-25
上传用户:ddddddos
资源简介:这是一种用C实现的(2,1,7)卷积码维特比译码算法的软件实现.
上传时间: 2013-12-14
上传用户:515414293
资源简介:试说明卷积编解码的工作原理。 请用Simulink仿真卷积编码,并用Viterbi译码的方法进行解码,其中的编解码全部自己编写代码(S-Function方式),在加性白高斯噪声信道中,画出比特信噪比与误码率的关系曲线。
上传时间: 2017-01-25
上传用户:磊子226
资源简介:提出了一个采用(2,1,7)卷积码+QPSK的中频调制解调方案,并在Xilinx公司的100万 门FPGA芯片上实现了该系统。该系统在信噪比SNR为6dB左右时可实现速率超过1Mbit/s、误码率 小于10-5的数据传输。
上传时间: 2014-01-05
上传用户:exxxds
资源简介:EDA卷积码编解码器实现技术针对某扩频通信系统数据纠错编码的需要, 构造并分析了(2 , 1 , 6) 卷积码编解码器的基本工作原理, 提出了基于MAX +
上传时间: 2013-07-18
上传用户:ynwbosss
资源简介:本文在阐述卷积码编解码器基本工作原理的基础上,提出了在MAX+PlusⅡ开发平台上基于VHDL语言设计(2,1,6)卷积码编解码器的方法。
上传时间: 2013-06-16
上传用户:zfh920401
资源简介:卷积码译码算法改进 实现Conv.(2,1,9)的编码、软判决滑动窗维特比译码,其生成多项式为G0=561(八进制),G1=753(八进制),调制方式为BPSK,信道为AWGN,比较不同的译码深度对译码器性能的影响
上传时间: 2014-01-05
上传用户:wfl_yy
资源简介:speex的编解码器源代码,1.2 beta版, 带回声消除功能,我在VS 2005下编译成功,并用输入文件测试的方式测试了它的回音消除功能,效果不错
上传时间: 2013-12-11
上传用户:225588
资源简介:随着纠错编码理论研究的不断深入,纠错码的实际应用越来越广泛。卷积码作为其中重要的一种,已被大多数通信系统所采用。(2,1,7)卷积码是一种短约束长度最佳码,编、译码器易于实现,且具有较强的纠错能力。 本文研究了IEEE 802.11协议中(2,1,7)卷积码编码、交...
上传时间: 2013-05-25
上传用户:00.00
资源简介:matlab实现(2,1,3)卷积码的编码和译码
上传时间: 2016-05-27
上传用户:时空凝滞
资源简介:Jpeg2000编解码器,附VC、Delphi等常用编程语言的使用例程 J2K-Codec ver 1.9 === === === === === === === === ===== Make your graphics look better with an easy-to-use JPEG 2000 decoding component. J2K-Codec can help game developers, s...
上传时间: 2013-12-27
上传用户:kytqcool
资源简介:电子通信系统的建模与仿真 第7章 通信系统差错控制仿真 7.1 缩短卷积码 7.2 有缩短卷积码加交织的差错控制系统研究 7.3 自适应均衡系统(LMS算法) 7.4 迭代译码的级联卷积码
上传时间: 2016-09-06
上传用户:aa17807091
资源简介:speex-1.2rc1.tar.gz,语音编解码器
上传时间: 2014-01-20
上传用户:waizhang
资源简介:实验目的:1.了解卷积算法原理。 2.掌握TMS320C5402程序的软件调试方法。
上传时间: 2013-12-21
上传用户:Breathe0125
资源简介:卷积编译码的matlab仿真,包括1/2,2/3 3/4三种信道卷积编译码
上传时间: 2013-12-23
上传用户:redmoons
资源简介:MG3500SoC是支持H.264高清编解码器的片上系统,内部集成一个嵌入式ARM926处理器,支持高清H.264编解码、MPEG鄄2解码和JPEG编解码。介绍了MG3500SoC的主要性能特点、引脚排列、主要接口功能及在DVR上的应用,以及MG3500SoC及其周围器件的硬件设计,提出了在设...
上传时间: 2013-11-12
上传用户:elinuxzj
资源简介:随着信息时代的到来,用户对数据保护和传输可靠性的要求也在不断提高。由于信道衰落,信号经信道传输后,到达接收端不可避免地会受到干扰而出现信号失真。因此需要采用差错控制技术来检测和纠正由信道失真引起的信息传输错误。RS(Reed—Solomon)码是差错控...
上传时间: 2013-04-24
上传用户:思琦琦
资源简介:随着移动终端、多媒体、Internet网络、通信,图像扫描技术的发展,以及人们对图象分辨率,质量要求的不断提高,用软件压缩难以达到实时性要求,而且会带来因传输大量原始图象数据带来的带宽要求,因此采用硬件实现图象压缩已成为一种必然趋势。而熵编码单元作...
上传时间: 2013-05-19
上传用户:吴之波123
资源简介:该论文讨论如何采用一种串行无逆的Berlekamp-Massey(BM)算法,设计应用于DVB系统中的RS(204,188)信道编码/解码电路,并通过FPGA的验证.RS解码器的设计采用无逆BM算法,并利用串行方式来实现,不仅避免了求逆运算,而且只需用3个有限域乘法器就可以实现,大大的降低...
上传时间: 2013-08-05
上传用户:BOBOniu
资源简介:在嵌入式FPGA开发环境(ISE7.1)下的Huffman编解码的程序.
上传时间: 2013-08-21
上传用户:lepoke
资源简介:介绍用FPGA设计实现MIL-STD1553B部接口中的曼彻斯特码编解码器
上传时间: 2013-08-30
上传用户:Amygdala
资源简介:基于fpga的JPEG编解码器设计,采用流水线优化解决时间并行性问题,提高DCT/IDCT模块的运行速度。
上传时间: 2013-08-31
上传用户:taa123456