虫虫首页| 资源下载| 资源专辑| 精品软件

登录| 注册

您现在的位置是：虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > Synopsys的DesignWare库中采用的brentkung高速加法器Verilog源代码生成,附相关文档

Synopsys的DesignWare库中采用的brentkung高速加法器Verilog源代码生成,附相关文档

资源大小：511 K
上传时间： 2016-08-15
上传用户：xiaoexiao
资源积分：2 下载积分
标签： DesignWare brentkung Synopsys Verilog

资源简介

Synopsys的DesignWare库中采用的brentkung高速加法器Verilog源代码生成,附相关文档

相关资源

您可能感兴趣的

收藏 赞(210) 踩(0)