60进制加法器 本人自己编的,已通过老师检验,如有不足之处请多多指教
资源简介:60进制加法器 本人自己编的,已通过老师检验,如有不足之处请多多指教
上传时间: 2014-01-08
上传用户:chenjjer
资源简介:本人自己编的usb数据采集固件,对四路信号进行采集
上传时间: 2014-01-20
上传用户:dapangxie
资源简介:数据结构中的Prim算法 本人自己编的 望大家给与支持
上传时间: 2014-01-08
上传用户:Zxcvbnm
资源简介:8位超前进位加法器 就是使各位的进位直接由加数和被加数来决定,而不需要依赖低位进位
上传时间: 2016-04-25
上传用户:王小奇
资源简介:用VHDL编的两位BCD加法器用VHDL编的两位BCD加法器
上传时间: 2016-07-12
上传用户:英雄
资源简介:超前进位加法器的设计
上传时间: 2013-10-19
上传用户:shen_dafa
资源简介:VHDL实现的超前进位加法器
上传时间: 2015-03-04
上传用户:leehom61
资源简介:11,13,16位超前进位加法器的Verilog HDL源代码。
上传时间: 2013-12-28
上传用户:ouyangtongze
资源简介:Ripple Adder: 16-bit 全加,半加及ripple adder的设计及VHDL程序 Carry Look ahead Adder:4, 16, 32 bits 前置进位加法器的设计方案及VHDL程序 Carry Select Adder:16 Bits 进位选择加法器的设计方案及VHDL程序
上传时间: 2015-05-13
上传用户:我们的船长
资源简介:超前进位加法器的例子,包括源码和测试文件,压缩包,无密码.
上传时间: 2015-06-12
上传用户:希酱大魔王
资源简介:60进制减法 相比较 代码效率高 可以进行级联
上传时间: 2015-07-05
上传用户:赵云兴
资源简介:本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.
上传时间: 2013-12-17
上传用户:ynwbosss
资源简介:十六位超前进位加法器,Verilog HDL
上传时间: 2015-09-21
上传用户:wff
资源简介:一个超前进位加法器的Verilog实现,内含测试文件,可以综合,非常有参考价值
上传时间: 2014-01-04
上传用户:stella2015
资源简介:因为自己是编程中的菜鸟一个,虽然这个程序很简单,但是是本人自己编出来的,是一个案情分析
上传时间: 2013-12-23
上传用户:ztj182002
资源简介:用Verilog语言实现了一个8bit的超前进位加法器,其中包括测试文件。
上传时间: 2013-12-19
上传用户:alan-ee
资源简介:超前进位加法器得VHDL实现小点资料代码
上传时间: 2016-02-06
上传用户:gaojiao1999
资源简介:两个4bit超前进位加法器实现8bit加法器
上传时间: 2016-06-20
上传用户:zhaiye
资源简介:一个超前进位加法器(及其testbench) .v文件
上传时间: 2013-12-18
上传用户:chenbhdt
资源简介:自己编的简单的 进销存管理系统
上传时间: 2014-01-15
上传用户:dapangxie
资源简介:本人自己开发的步进电机驱动器(带细分)程序代码。汇编写的。
上传时间: 2016-10-20
上传用户:lxm
资源简介:我自己编的一个学生成绩分析系统,可能还有些不完善的地方,本人第一次做的.
上传时间: 2016-11-03
上传用户:tb_6877751
资源简介:超前进位加法器是通常数字设计所必备的,本程序为32位超前进位加法器
上传时间: 2016-11-23
上传用户:fredguo
资源简介:能够实现小时(24进制)、分钟和秒钟(60进制)的计数功能 具有复位功能 功能扩展:具有整点报时提示、定时闹钟等功能
上传时间: 2014-06-20
上传用户:wff
资源简介:60进制计数器 序列检测器 适用于MAX PLUS2程序开发
上传时间: 2013-12-02
上传用户:wuyuying
资源简介:实现60进制的计数,每60个脉冲上升沿进一次位。
上传时间: 2014-01-01
上传用户:h886166
资源简介:60进制加法计数器设计时主要采用数电知识,采用清零法和反馈置数法进行电路设计。用两片74161,采用反馈清零法进行电路设计,此时相当于设计两个加法计数器,左边的是高位片,此时的高位片在电路中相当于是一片六进制的加法计数器,逢六进清零,右边的是低位...
上传时间: 2017-05-21
上传用户:ztj182002
资源简介:基于Verilog HDL的16位超前进位加法器 分为3个功能子模块
上传时间: 2014-01-07
上传用户:yyyyyyyyyy
资源简介:Verilog写的 8 位超前进位加法器
上传时间: 2017-07-01
上传用户:hustfanenze
资源简介:详细介绍kalman滤波器在matlab中的应用!自己编的!申请加精!!!
上传时间: 2017-07-09
上传用户:as275944189