38译码器的设计

相 关 资 源

• 38译码器的设计免费下载

  资源简介：38译码器的设计，使用vhdl设计译码器，可以下载到开发板上看结果

  标签： 译码器

  上传时间： 2013-12-17

  上传用户：lnnn30

• MIMO-GMC系统中Turbo译码器的设计及FPGA实现免费下载

  资源简介：Turbo码是一类并行级联的系统卷积码，它是在综合级联码、最大后验概率(MAP)译码、软输入软输出及迭代译码等理论基础上的一种创新。Turbo码的基本原理是通过对编码器结构的巧妙设计，多个子码通过交织器隔离进行并行级联编码输出，增大了码距。译码器则以类似...

  标签： MIMO-GMC Turbo FPGA

  上传时间： 2013-04-24

  上传用户：shanml

• 基于FPGA的RS码译码器的设计免费下载

  资源简介：介绍了符合CCSDS标准的RS（255，223）码译码器的硬件实现结构。译码器采用8位并行时域译码算法，主要包括了修正后的无逆BM迭代译码算法，钱搜索算法和Forney算法。采用了三级流水线结构实现，减小了译码器的时延，提高了译码的速率，使用了VHDL语言完成译码器...

  标签： FPGA RS码 译码器

  上传时间： 2013-10-17

  上传用户：cc1915

• 基于FPGA的RS码译码器的设计免费下载

  资源简介：介绍了符合CCSDS标准的RS（255，223）码译码器的硬件实现结构。译码器采用8位并行时域译码算法，主要包括了修正后的无逆BM迭代译码算法，钱搜索算法和Forney算法。采用了三级流水线结构实现，减小了译码器的时延，提高了译码的速率，使用了VHDL语言完成译码器...

  标签： FPGA RS码 译码器

  上传时间： 2013-12-13

  上传用户：yzhl1988

• 基于VHDL语言的HDB3码编译码器的设计 HDB3 码的全称是三阶高密度双极性码免费下载

  资源简介：基于VHDL语言的HDB3码编译码器的设计 HDB3 码的全称是三阶高密度双极性码，它是数字基带传输中的一种重要码型，具有频谱中无直流分量、能量集中、提取位同步信息方便等优点。HDB3 码是在AMI码(极性交替转换码)的基础上发展起来的，解决了AMI码在连0码过多时...

  标签： HDB3 VHDL 语言 编译码器

  上传时间： 2015-12-21

  上传用户：jeffery

• <Verilog HDL 语言编程》 RS(204,188)译码器的设计免费下载

  资源简介：<Verilog HDL 语言编程》 RS(204,188)译码器的设计

  标签： Verilog HDL 204 188

  上传时间： 2013-11-30

  上传用户：lizhen9880

• 程序提供了一种高效简单的38译码器的算法免费下载

  资源简介：程序提供了一种高效简单的38译码器的算法，非常实用

  标签： 程序 译码器 算法

  上传时间： 2016-11-14

  上传用户：ainimao

• 精通verilog HDL语言编程源码9——RS(204,188)译码器的设计免费下载

  资源简介：精通verilog HDL语言编程源码9——RS(204,188)译码器的设计

  标签： verilog HDL 204 188

  上传时间： 2013-12-20

  上传用户：独孤求源

• RS(204,188)译码器的设计 异步FIFO设计 伪随即序列应用设计 CORDIC数字计算机的设计 CIC的设计 除法器的设计 加罗华域的乘法器设计免费下载

  资源简介：RS(204,188)译码器的设计 异步FIFO设计 伪随即序列应用设计 CORDIC数字计算机的设计 CIC的设计 除法器的设计 加罗华域的乘法器设计

  标签： CORDIC FIFO 204 188

  上传时间： 2017-01-24

  上传用户：缥缈

• 卷积编码器和viterbi译码器的设计与仿真免费下载

  资源简介：卷积编码器和viterbi译码器的设计与仿真

  标签： viterbi 卷积 仿真 编码器

  上传时间： 2013-12-25

  上传用户：yoleeson

• 基于VDHL的38译码器的实现与58分频器的实现 FPGA主芯片：CycloneII EP2C35F672C6免费下载

  资源简介：基于VDHL的38译码器的实现与58分频器的实现 FPGA主芯片：CycloneII EP2C35F672C6

  标签： CycloneII VDHL FPGA 672C

  上传时间： 2014-01-17

  上传用户：banyou

• 基于vhdl的hdb3编译码器的设计与实现免费下载

  资源简介：基于vhdl的hdb3编译码器的设计与实现

  标签： vhdl hdb3 编译码器

  上传时间： 2014-01-13

  上传用户：2525775

• 2_1_9_软判决Viterbi译码器的设计与FPGA实现免费下载

  资源简介：2_1_9_软判决Viterbi译码器的设计与FPGA实现论文

  标签： Viterbi FPGA 软判决 译码器

  上传时间： 2018-03-26

  上传用户：laurentnov

• Viterbi译码器的设计与FPGA实现免费下载

  资源简介：Viterbi译码器的设计与FPGA实现

  标签： Viterbi FPGA 译码器

  上传时间： 2018-03-26

  上传用户：laurentnov

• RS编译码器的设计与FPGA实现免费下载

  资源简介：Reed-Solomon码(简称RS码)是一种具有很强纠正突发和随机错误能力的信道编码方式，在深空通信、移动通信、磁盘阵列以及数字视频广播(DVB)等系统中具有广泛的应用。 本文简要介绍了有限域基本运算的算法和常用的RS编码算法，分析了改进后的Euclid算法和改进后的...

  标签： FPGA RS编译码

  上传时间： 2013-06-11

  上传用户：奇奇奔奔

• 高速Viterbi译码器的FPGA实现免费下载

  资源简介：本文提出了一种高速Viterbi译码器的FPGA实现方案。这种Viterbi译码器的设计方案既可以制成高性能的单片差错控制器，也可以集成到大规模ASIC通信芯片中，作为全数字接收的一部分。 本文所设计的Viterbi译码器采用了基四算法，与基二算法相比，其译码速率在理论...

  标签： Viterbi FPGA 译码器

  上传时间： 2013-04-24

  上传用户：181992417

• （2，1，9）软判决Viterbi译码器的设计与FPGA实现免费下载

  资源简介：卷积码是无线通信系统中广泛使用的一种信道编码方式。Viterbi译码算法是一种卷积码的最大似然译码算法，它具有译码效率高、速度快等特点，被认为是卷积码的最佳译码算法。本文的主要内容是在FPGA上实现约束长度为9，码率为1/2，采用软判决方式的Viterbi译码器...

  标签： Viterbi FPGA 软判决 译码器

  上传时间： 2013-07-23

  上传用户：叶山豪

• 三篇关于Viterbi FPGA编译码器的优化设计文档： 1、Viterbi译码器的FPGA设计实现与优化.pdf 2、Viterbi译码器的低功耗设计.pdf 3、基于FPGA的高速并行Vit免费下载

  资源简介：三篇关于Viterbi FPGA编译码器的优化设计文档： 1、Viterbi译码器的FPGA设计实现与优化.pdf 2、Viterbi译码器的低功耗设计.pdf 3、基于FPGA的高速并行Viterbi译码器的设计与实现.pdf

  标签： Viterbi FPGA Vit

  上传时间： 2013-11-27

  上传用户：邶刖

• 全并行Viterbi译码器的FPGA实现免费下载

  资源简介：　　本文对于全并行Viterbi译码器的设计及其FPGA实现方案进行了研究，并最终将用FPGA实现的译码器嵌入到某数字通信系统之中。　　首先介绍了卷积码及Viterbi译码算法的基本原理，并对卷积码的纠错性能进行了理论分析。接着介绍了Viterbi译码器各个模块实现的...

  标签： Viterbi FPGA 并行 译码器

  上传时间： 2013-07-30

  上传用户：13913148949

• IEEE80211a物理层关键技术研究——FIR滤波器与Viterbi译码器的FPGA实现免费下载

  资源简介：无线局域网(WLAN,Wireless Local Area Network)是未来移动通信系统的重要组成部分.为了满足用户高速率、方便灵活的接入互联网的需求,WLAN的研究和建设正在世界范围内如火如荼的展开.由于摆脱了有线连接的束缚,无线局域网具有移动性好、成本低和不会出现线缆故...

  标签： Viterbi 80211a 80211 IEEE

  上传时间： 2013-06-19

  上传用户：xinzhch

• 基于FPGA的Viterbi译码器设计与实现.rar免费下载

  资源简介：卷积码是广泛应用于卫星通信、无线通信等多种通信系统的信道编码方式。Viterbi算法是卷积码的最大似然译码算法，该算法译码性能好、速度快，并且硬件实现结构比较简单，是最佳的卷积码译码算法。随着可编程逻辑技术的不断发展，使用FPGA实现Viterbi译码器的设...

  标签： Viterbi FPGA 译码器

  上传时间： 2013-06-24

  上传用户：myworkpost

• 参数化Viterbi译码器的FPGA实现免费下载

  资源简介：本文以某型号接收机的应用为背景，主要论述了如何实现基于FPGA的参数化的Viterbi译码器的知识产权(IP)核。文中详细论述了译码器的内部结构、VerilogHDL(硬件描述语言)实现、仿真测试等。这些可变的参数包括：码型、ACS(加比选)单元的数目、软判决比特数、回溯...

  标签： Viterbi FPGA 参数 译码器

  上传时间： 2013-04-24

  上传用户：waizhang

• 基于FPGA的RS码编译码器的设计与实现免费下载

  资源简介：研制发射微小卫星，是我国利用空间技术服务经济建设、造福人类的重要途径。现代微小卫星在短短20年里能取得长足的发展，主要取决于微小卫星自身的一系列特点：重量轻，体积小，成本低，性能高，安全可靠，发射方便、快捷灵活等。在卫星通信系统中，由于传输信...

  标签： FPGA RS码 编译码器

  上传时间： 2013-08-01

  上传用户：lili123

• 新型并行Turbo编译码器的FPGA实现免费下载

  资源简介：可靠通信要求消息从信源到信宿尽量无误传输，这就要求通信系统具有很好的纠错能力，如使用差错控制编码。自仙农定理提出以来，先后有许多纠错编码被相继提出，例如汉明码，BCH码和RS码等，而C。Berrou等人于1993年提出的Turbo码以其优异的纠错性能成为通信界...

  标签： Turbo FPGA 并行 编译码器

  上传时间： 2013-04-24

  上传用户：ziyu_job1234

• LTE标准下Turbo码编译码器的集成设计免费下载

  资源简介：针对固定码长Turbo码适应性差的缺点，以LTE为应用背景，提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长，平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法，对 Tu...

  标签： Turbo LTE 标准 编译码器

  上传时间： 2013-10-28

  上传用户：d815185728

• LTE标准下Turbo码编译码器的集成设计免费下载

  资源简介：针对固定码长Turbo码适应性差的缺点，以LTE为应用背景，提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长，平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法，对 Tu...

  标签： Turbo LTE 标准 编译码器

  上传时间： 2013-10-08

  上传用户：回电话#

• 这是一个有关哈夫曼编/译码器的课程设计免费下载

  资源简介：这是一个有关哈夫曼编/译码器的课程设计， 原题参见青华大学出版社出版、严巍敏主编的数据结构题集（c语言版）

  标签： 译码器

  上传时间： 2014-01-27

  上传用户：fandeshun

• 7段数码显示译码器图形设计.doc!!!需要的快下哦免费下载

  资源简介：7段数码显示译码器图形设计.doc!!!需要的快下哦

  标签： 数码显示 图形 译码器

  上传时间： 2014-01-03

  上传用户：ddddddos

• 使用Verilog硬件描述语言编程的38译码器免费下载

  资源简介：使用Verilog硬件描述语言编程的38译码器，包含测试描述

  标签： Verilog 硬件描述语言 编程 译码器

  上传时间： 2014-01-23

  上传用户：cc1015285075

• 介绍了viterbi译码器的编解码器的设计免费下载

  资源简介：介绍了viterbi译码器的编解码器的设计，包括decoder.v,encoder.v.control.v,ram.v等，压缩 包里面有pdf说明

  标签： viterbi 译码器 编解码器

  上传时间： 2013-12-20

  上传用户：zhichenglu