用verilog HDL代码编写的快速除法器,比较有用
资源简介:用verilog HDL代码编写的快速除法器,比较有用
上传时间: 2013-12-21
上传用户:xfbs821
资源简介:这是一个用verilog HDL语言编写的交通灯程序。可以用Quartus II运行。
上传时间: 2013-08-19
上传用户:alex wang
资源简介:用verilog HDL 语言编写的播放梁祝的程序
上传时间: 2015-05-24
上传用户:zuozuo1215
资源简介:是几个用verilog HDL语言编写的源代码(里面包括实现滤波器等),对想学习这个语言的朋友很有帮助!
上传时间: 2016-05-22
上传用户:ouyangtongze
资源简介:这是一个用verilog HDL语言编写的交通灯程序。可以用Quartus II运行。
上传时间: 2014-01-13
上传用户:tonyshao
资源简介:用verilog HDL语言编写的家用空调温度控制器,可实现手动,自动控制两种模式,并可实现报警功能。
上传时间: 2013-12-24
上传用户:894898248
资源简介:该工程是基于verilog HDL 语言编写的帧传输协议HDLC帧的发送端代码,会用QUATUSII的人都应该知道如何使用,希望能给你带来帮助
上传时间: 2014-11-22
上传用户:3到15
资源简介:我们的课程设计,三层电梯控制器模拟程序.用verilog HDL语言编写
上传时间: 2016-10-31
上传用户:xuanchangri
资源简介:本原码是基于verilog HDL语言编写的,实现了SPI接口设计,可以应用于FPGA,实现SPI协议的接口设计.在MAXII编译成功,用Modelsim SE 6仿真成功.
上传时间: 2015-08-04
上传用户:mikesering
资源简介:采用verilog HDL语言编写的实用电梯控制器,这是一个在实验室里模拟的项目,分为主控制器与分控制器,主控制器完成运行方向、显示楼层、关开电梯门、与分控制器通讯等功能;分控制器是在每一层的设备,实现显示电梯当前所在楼层、接收乘客上升下降要求等功能...
上传时间: 2014-01-23
上传用户:日光微澜
资源简介:以verilog HDL 语言编写的一首歌曲,可供初学者借鉴
上传时间: 2013-09-05
上传用户:wyiman
资源简介:用verilog DHL语言编写的一个数字钟程序,除了基本计数,还具有校时,闹钟功能
上传时间: 2013-12-15
上传用户:维子哥哥
资源简介:以verilog HDL 语言编写的一首歌曲,可供初学者借鉴
上传时间: 2013-12-26
上传用户:ma1301115706
资源简介:用verilog HDL 语言写的在LCD液晶上显示文字的源程序
上传时间: 2014-01-26
上传用户:a3318966
资源简介:verilog HDL语言编写的5分频电路。采用两路时钟相逻辑作用产生。
上传时间: 2015-07-18
上传用户:yulg
资源简介:本文件提供了用verilog HDL语言实现的8位超前进位加法器,充分说明了超前进位加法器和普通加法器之间的区别.
上传时间: 2013-12-17
上传用户:ynwbosss
资源简介:采用verilog HDL语言编写的数字频率计,被测波形分别为方波、三角波和正弦波;采用6个数码管显示结果,三档量程可调,工程价值很高,
上传时间: 2016-03-21
上传用户:kr770906
资源简介:采用verilog HDL语言编写的交通灯控制系统,这是一个完整的毕设课题,分别有分频、显示译码、倒计时和动态显示驱动模块,实用价值很高,
上传时间: 2016-03-21
上传用户:R50974
资源简介:采用verilog HDL语言编写的多功能数字钟,包括四个功能:时间显示与设置、秒表、闹钟、日期显示与设置,源代码对FPGA和CPLD学习者价值很高,
上传时间: 2016-03-21
上传用户:270189020
资源简介:采用verilog HDL语言编写的步进电机位置系统,实现步进电机的定速、加速、减速、定位,且速率和加减速度都能做到连续可调的程序,对控制类相关的学习者价值很高
上传时间: 2016-03-21
上传用户:aix008
资源简介:采用verilog HDL语言编写的直流电动机控制系统,主要完成直流电动机的速度控制,典型的三闭环(位置、转速和电流反馈)直流电机控制系统,对控制类相关的学习者价值很高
上传时间: 2014-01-19
上传用户:weiwolkt
资源简介:uart串口通信程序 用verilog HDL 编写 可以有效应用于FPGA上
上传时间: 2014-01-04
上传用户:顶得柱
资源简介:这是用verilog HDL编好的2选一数据选择器 可以直接使用 没有密码
上传时间: 2014-01-25
上传用户:pkkkkp
资源简介:verilog HDL语言编写的数字秒表,仿真已经通过,可供参考
上传时间: 2013-12-19
上传用户:chfanjiang
资源简介:这是我用verilog HDL语言写的浮点乘法器,用的是基4的booth算法,对于部分积使用了5-2压缩和3-2压缩,欢迎大家指点,也欢迎大家把它改成流水线以提高速度.
上传时间: 2013-11-29
上传用户:jjj0202
资源简介:采用verilog HDL语言编写的曼彻斯特码, 文件列表: help md.v md_tf.v me.v me_tf.v med.v
上传时间: 2016-12-08
上传用户:yoleeson
资源简介:用verilog HDL / VHDL实现的数字频率计(完整实验报告)
上传时间: 2014-01-22
上传用户:dapangxie
资源简介:用verilong HDL语言编写的数据采样程序,A/D采用的是TLC5260
上传时间: 2017-06-28
上传用户:ouyangtongze
资源简介:本人编写的定点除法器,开发软件为XILINX的ISE6.2,通过PAR仿真.
上传时间: 2014-01-17
上传用户:www240697738
资源简介:用C#代码编写的SN快速输入工具
上传时间: 2015-05-05
上传用户:685