用VHDL语言在CPLD／FPGA上实现浮点运算

相 关 资 源

• 用VHDL语言在CPLD／FPGA上实现浮点运算免费下载

  资源简介：用VHDL语言在CPLD／FPGA上实现浮点运算，资源多多共享,不亦乐乎!

  标签： VHDL CPLD FPGA 语言

  上传时间： 2014-01-21

  上传用户：invtnewer

• 用VHDL语言在CPLD/FPGA上实现浮点运算的方法免费下载

  资源简介：用VHDL语言在CPLD/FPGA上实现浮点运算的方法

  标签： VHDL CPLD FPGA 语言

  上传时间： 2013-09-05

  上传用户：life840315

• 用VHDL语言在CPLD/FPGA上实现浮点运算的方法免费下载

  资源简介：用VHDL语言在CPLD/FPGA上实现浮点运算的方法

  标签： VHDL CPLD FPGA 语言

  上传时间： 2015-04-27

  上传用户：fandeshun

• 用VHDL语言在FPGA上实现浮点运算免费下载

  资源简介：用VHDL语言在FPGA上实现浮点运算,大家共享

  标签： VHDL FPGA 语言 浮点运算

  上传时间： 2013-08-19

  上传用户：epson850

• 用VHDL语言在FPGA上实现浮点运算,大家共享免费下载

  资源简介：用VHDL语言在FPGA上实现浮点运算,大家共享

  标签： VHDL FPGA 语言 浮点运算

  上传时间： 2013-12-24

  上传用户：a6697238

• VHDL在FPGA上实现浮点运算免费下载

  资源简介：VHDL在FPGA上实现浮点运算，给初学者使用

  标签： VHDL FPGA 浮点运算

  上传时间： 2013-12-19

  上传用户：gtzj

• 用VHDL语言在CPLD上实现串行通信免费下载

  资源简介：用VHDL语言在CPLD上实现串行通信

  标签： VHDL CPLD 语言 串行通信

  上传时间： 2013-09-06

  上传用户：q3290766

• 用VHDL语言在CPLD上实现串行通信免费下载

  资源简介：用VHDL语言在CPLD上实现串行通信

  标签： VHDL CPLD 语言 串行通信

  上传时间： 2014-01-03

  上传用户：jackgao

• 智能全数字锁相环的设计用VHDL语言在CPLD上实现串行通信免费下载

  资源简介：智能全数字锁相环的设计用VHDL语言在CPLD上实现串行通信

  标签： VHDL CPLD 全数字 串行通信

  上传时间： 2014-01-08

  上传用户：weiwolkt

• 错误检测与纠正电路的设计与实现用VHDL语言在CPLD上实现串行通信.doc免费下载

  资源简介：错误检测与纠正电路的设计与实现用VHDL语言在CPLD上实现串行通信.doc

  标签： VHDL CPLD 错误检测与纠正

  上传时间： 2015-11-06

  上传用户：hwl453472107

• 本程序用C语言在TC的平台上实现了简单的加密解密功能。免费下载

  资源简介：本程序用C语言在TC的平台上实现了简单的加密解密功能。

  标签： 程序 C语言 加密 解密

  上传时间： 2013-12-31

  上传用户：奇奇奔奔

• 用VHDL语言在FPGA或者CPLD上实现任意波形的产生免费下载

  资源简介：用VHDL语言在FPGA或者CPLD上实现任意波形的产生

  标签： VHDL FPGA CPLD 语言

  上传时间： 2013-12-18

  上传用户：playboys0

• 用VHDL语言编写的基于FPGA的波形发生器免费下载

  资源简介：用VHDL语言编写的基于FPGA的波形发生器，使用了quartusII程序。可以在1602液晶显示器上显示目前的波形种类。产生的波形分别是正弦波，三角波，锯齿波和方波。

  标签： VHDL FPGA 语言 编写

  上传时间： 2015-12-17

  上传用户：zhichenglu

• 该程序是在xilinx的FPGA上实现DDR_SDRAM接口免费下载

  资源简介：该程序是在xilinx的FPGA上实现DDR_SDRAM接口，程序是用verylog语言写的

  标签： DDR_SDRAM xilinx FPGA 程序

  上传时间： 2015-06-10

  上传用户：爺的气质

• 这是用pci-wishbone核和16450串口核在xilinx的FPGA上实现的串口程序免费下载

  资源简介：这是用pci-wishbone核和16450串口核在xilinx的FPGA上实现的串口程序，用verilog实现，ise7.1，不知道这里可不可以上传硬件的程序~

  标签： pci-wishbone xilinx 16450 FPGA

  上传时间： 2015-09-19

  上传用户：风之骄子

• 用VHDL语言编写的基于FPGA的波形发生器。对于做实验需要产生的波形非常有用。免费下载

  资源简介：用VHDL语言编写的基于FPGA的波形发生器。对于做实验需要产生的波形非常有用。

  标签： VHDL FPGA 语言 编写

  上传时间： 2013-12-24

  上传用户：蠢蠢66

• verilog语言在maxII系列芯片上实现iic功能免费下载

  资源简介：verilog语言在maxII系列芯片上实现iic功能

  标签： verilog maxII iic 语言

  上传时间： 2013-12-15

  上传用户：1583060504

• 用VHDL语言编写的LDPC码硬件实现语言免费下载

  资源简介：用VHDL语言编写的LDPC码硬件实现语言，相对于verilog的，比较简单

  标签： VHDL LDPC 语言 编写

  上传时间： 2016-11-05

  上传用户：wpt

• 这是一个用VHDL语言编写的mp3编解码实现。免费下载

  资源简介：这是一个用VHDL语言编写的mp3编解码实现。

  标签： VHDL mp3 语言 编写

  上传时间： 2016-12-15

  上传用户：lepoke

• 利用FPGA实现浮点运算的verilog代码 希望能够给需要做这方面研究的同仁有所帮助免费下载

  资源简介：利用FPGA实现浮点运算的verilog代码 希望能够给需要做这方面研究的同仁有所帮助

  标签： verilog FPGA 浮点运算 代码

  上传时间： 2013-12-22

  上传用户：gyq

• 运行于80C196上的浮点运算程序asm免费下载

  资源简介：运行于80C196上的浮点运算程序asm

  标签： 80C196 asm 运行 浮点运算

  上传时间： 2014-01-15

  上传用户：kernaling

• 一篇关于DSP芯片的定点运算的文章 对用定点dsp实现浮点运算大有帮助免费下载

  资源简介：一篇关于DSP芯片的定点运算的文章 对用定点dsp实现浮点运算大有帮助

  标签： DSP dsp 芯片 定点运算

  上传时间： 2014-01-14

  上传用户：gaome

• 用C++实现的利用整型数实现浮点运算的系列方法重载.免费下载

  资源简介：用C++实现的利用整型数实现浮点运算的系列方法重载.

  标签： 整型数 浮点运算

  上传时间： 2016-10-08

  上传用户：妄想演绎师

• 本设计是用32位的并行全加器的,可以实现浮点运算!免费下载

  资源简介：本设计是用32位的并行全加器的,可以实现浮点运算!

  标签： 并行 全加器 浮点运算

  上传时间： 2014-01-22

  上传用户：WMC_geophy

• 利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试免费下载

  资源简介：利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采用...

  标签： CPLD VHDL 芯片 时钟源

  上传时间： 2014-01-02

  上传用户：LIKE

• 常用数字逻辑功能都在CPLD器件上用VHDL语言实现免费下载

  资源简介：利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点

  标签： CPLD VHDL 数字逻辑 器件

  上传时间： 2013-08-11

  上传用户：hn891122

• 利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试免费下载

  资源简介：利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点

  标签： CPLD VHDL 芯片 时钟源

  上传时间： 2013-12-26

  上传用户：qwe1234

• 用VHDL 语言设计交通灯控制系统, 并在MAX+PLUS II 系统对FPGA/ CPLD 芯片进行下载, 由于生成的是集成化的数字电 路, 没有传统设计中的接线问题, 所以故障率低、可靠性高,免费下载

  资源简介：用VHDL 语言设计交通灯控制系统, 并在MAX+PLUS II 系统对FPGA/ CPLD 芯片进行下载, 由于生成的是集成化的数字电 路, 没有传统设计中的接线问题, 所以故障率低、可靠性高, 而且体积小。体现了EDA 技术在数字电路设计中的优越性。

  标签： VHDL FPGA CPLD PLUS

  上传时间： 2013-12-28

  上传用户：zhengzg

• 本文介绍了乐曲演奏电路的设计与实现中涉及的CPLD／FPGA可编程逻辑控件,开发环境MAX+PLUSⅡ,硬件描述语言HDL以及介绍了在MAX+PLUSⅡ的EDA 软件平台上, 一种基于FPGA 的乐曲免费下载

  资源简介：本文介绍了乐曲演奏电路的设计与实现中涉及的CPLD／FPGA可编程逻辑控件,开发环境MAX+PLUSⅡ,硬件描述语言HDL以及介绍了在MAX+PLUSⅡ的EDA 软件平台上, 一种基于FPGA 的乐曲发生器的设计方法, 并给出了设计的顶层电路图和底层模块的VHDL（或AHDL）源程序。该设...

  标签： FPGA PLUS MAX CPLD

  上传时间： 2014-02-01

  上传用户：wff

• 用VHDL语言设计基于FPGA器件的高采样率FIR滤波器免费下载

  资源简介：用VHDL语言设计基于FPGA器件的高采样率FIR滤波器,基于VHDL与CPLD器件的FIR数字滤波器的设计

  标签： VHDL FPGA FIR 语言

  上传时间： 2013-08-07

  上传用户：ukuk