浮点型的乘法器,采用VHDL语言描述浮点型的乘法器,文中包含测试文件

相 关 资 源

• 浮点型的乘法器,采用VHDL语言描述浮点型的乘法器,文中包含测试文件免费下载

  资源简介：浮点型的乘法器,采用VHDL语言描述浮点型的乘法器,文中包含测试文件

  标签： VHDL 浮点 乘法器 测试

  上传时间： 2013-12-16

  上传用户：asdfasdfd

• 无符号类型的除法器,有VHDL语言描述了无符号的除法器,包括测试文件免费下载

  资源简介：无符号类型的除法器,有VHDL语言描述了无符号的除法器,包括测试文件

  标签： VHDL 符号 除法器 测试

  上传时间： 2016-04-11

  上传用户：qq1604324866

• 8051的IP,采用VHDL语言描述,支持intel的HEX格式,包括中断,定时器等.免费下载

  资源简介：8051的IP,采用VHDL语言描述,支持intel的HEX格式,包括中断,定时器等.

  标签： intel 8051 VHDL HEX

  上传时间： 2016-12-23

  上传用户：1079836864

• 采用VHDL语言设计一个4通道的数据采集控制模块。系统的功能描述如下： 1.系统主时钟为100 MHz。 2.数据为16位-数据线上连续2次00FF后数据传输开始。 3.系统内部总线宽度为8位。免费下载

  资源简介：采用VHDL语言设计一个4通道的数据采集控制模块。系统的功能描述如下： 1.系统主时钟为100 MHz。 2.数据为16位-数据线上连续2次00FF后数据传输开始。 3.系统内部总线宽度为8位。 4.共有4个通道（ch1、ch2、ch3、ch4），每个通道配备100 Bytes的RAM，当存满...

  标签： VHDL 100 MHz

  上传时间： 2013-12-25

  上传用户：zycidjl

• 采用VHDL语言设计一个4通道的数据采集控制模块.免费下载

  资源简介：采用VHDL语言设计一个4通道的数据采集控制模块.

  标签： VHDL 数据采集

  上传时间： 2022-04-25

  上传用户：

• 摘要 探讨了IP 核的验证与测试的方法及其和 VHDL语言在 IC 设计中的应用 并给出了其在RISC8 框架 CPU 核中的下载实例．免费下载

  资源简介：摘要 探讨了IP 核的验证与测试的方法及其和 VHDL语言在 IC 设计中的应用 并给出了其在RISC8 框架 CPU 核中的下载实例．

  标签： RISC8 VHDL CPU IC

  上传时间： 2014-07-11

  上传用户：lunshaomo

• 显示LCD,采用VHDL语言编写免费下载

  资源简介：显示LCD,采用VHDL语言编写，基于1602的显示模块

  标签： VHDL LCD 语言 编写

  上传时间： 2014-01-10

  上传用户：gtf1207

• FM收音机的解码及控制器VHDL语言实现免费下载

  资源简介：FM收音机的解码及控制器VHDL语言实现，Xilinx提供的．别谢我．

  标签： VHDL FM收音机 解码 控制器

  上传时间： 2015-07-17

  上传用户：CHENKAI

• UART的rs232通信接口VHDL语言免费下载

  资源简介：UART的rs232通信接口VHDL语言，里面有详细的介绍

  标签： UART VHDL 232 rs

  上传时间： 2014-01-15

  上传用户：lyy1234

• 关于LCD的编程程序 采用C语言编写免费下载

  资源简介：关于LCD的编程程序 采用C语言编写，用于LCD的测试

  标签： LCD C语言 编程 程序

  上传时间： 2013-12-25

  上传用户：zwei41

• 8位全加器的VHDL语言描述免费下载

  资源简介：8位全加器的VHDL语言描述，有需要的顶一下。

  标签： VHDL 8位 全加器 语言

  上传时间： 2017-05-30

  上传用户：aysyzxzm

• 使用VHDL语言描述的单精度浮点处理器。源代码来自国外网站。可实现单精度浮点数的加减乘运算。免费下载

  资源简介：使用VHDL语言描述的单精度浮点处理器。源代码来自国外网站。可实现单精度浮点数的加减乘运算。

  标签： VHDL 精度 语言 浮点处理器

  上传时间： 2016-05-04

  上传用户：xg262122

• 一种用VHDL语言描述的浮点乘前规格化的源代码编程免费下载

  资源简介：一种用VHDL语言描述的浮点乘前规格化的源代码编程

  标签： VHDL 语言 浮点 规格

  上传时间： 2014-01-20

  上传用户：jennyzai

• 12乘12的乘法器 采用adhl语言编写免费下载

  资源简介：12乘12的乘法器 采用adhl语言编写

  标签： adhl 乘法器 语言 编写

  上传时间： 2014-01-11

  上传用户：silenthink

• 乘法器的VHDL语言描述.本人调试已经通过免费下载

  资源简介：乘法器的VHDL语言描述.本人调试已经通过

  标签： VHDL 乘法器 语言 调试

  上传时间： 2013-12-17

  上传用户：skhlm

• 一种用VHDL语言描述的浮点前规格化的源代码编程免费下载

  资源简介：一种用VHDL语言描述的浮点前规格化的源代码编程

  标签： VHDL 语言 浮点 规格

  上传时间： 2013-12-28

  上传用户：lijianyu172

• 一种用VHDL语言描述的浮点除前规格化的源代码编程免费下载

  资源简介：一种用VHDL语言描述的浮点除前规格化的源代码编程

  标签： VHDL 语言 浮点 规格

  上传时间： 2014-01-16

  上传用户：cmc_68289287

• 一种用VHDL语言描述的浮点平方根前规格化的源代码编程免费下载

  资源简介：一种用VHDL语言描述的浮点平方根前规格化的源代码编程

  标签： VHDL 语言 浮点 平方根

  上传时间： 2014-01-22

  上传用户：hzy5825468

• VHDL语言的100个例子 VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移免费下载

  资源简介：VHDL语言的100个例子 VHDL语言100例 第1例 带控制端口的加法器 第2例 无控制端口的加法器 第3例 乘法器 第4例 比较器 第5例 二路选择器 第6例 寄存器 第7例 移位寄存器 第8例 综合单元库 第9例 七值逻辑与基本数据类型 第10例 函数

  标签： 100 VHDL VHDL 语言

  上传时间： 2013-12-13

  上传用户：古谷仁美

• 用VHDL语言描述的几个乘法器实例免费下载

  资源简介：用VHDL语言描述的几个乘法器实例，如串行阵列乘法器等

  标签： VHDL 语言 乘法器

  上传时间： 2017-07-21

  上传用户：kiklkook

• 采用VHDL语言实现正弦波形的生成，主要使用的dds技术免费下载

  资源简介：采用VHDL语言实现正弦波形的生成。主要使用的dds技术。

  标签： VHDL dds 语言 正弦

  上传时间： 2013-08-09

  上传用户：aeiouetla

• 数控振荡器的频率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL语言描述免费下载

  资源简介：数控振荡器的频率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL语言描述，集成在一个模块中，提供VHDL源程序供大家学习和讨论。\r\n

  标签： VHDL 寄存器 数控振荡器 加法器

  上传时间： 2013-09-04

  上传用户：a471778

• cpld的入门交流：CPLD的跑馬燈一个简易型cpld试验电路用VHDL语言免费下载

  资源简介：cpld的入门交流：CPLD的跑馬燈一个简易型cpld试验电路用VHDL语言遍的

  标签： cpld CPLD VHDL 交流

  上传时间： 2013-09-06

  上传用户：blacklee

• cpld的入门交流：CPLD的跑馬燈一个简易型cpld试验电路用VHDL语言遍的免费下载

  资源简介：cpld的入门交流：CPLD的跑馬燈一个简易型cpld试验电路用VHDL语言遍的

  标签： cpld CPLD VHDL 交流

  上传时间： 2013-12-18

  上传用户：gengxiaochao

• 数控振荡器的频率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL语言描述免费下载

  资源简介：数控振荡器的频率控制字寄存器、相位控制字寄存器、累加器和加法器可以用VHDL语言描述，集成在一个模块中，提供VHDL源程序供大家学习和讨论。

  标签： VHDL 寄存器 数控振荡器 加法器

  上传时间： 2014-08-31

  上传用户：yan2267246

• 采用VHDL语言编写的16x2液晶显示模块的驱动程序。在quartus中编译完成免费下载

  资源简介：采用VHDL语言编写的16x2液晶显示模块的驱动程序。在quartus中编译完成，可直接运行

  标签： quartus VHDL 16x2 语言

  上传时间： 2015-12-22

  上传用户：hopy

• 采用VHDL语言编写的自动售货机程序。如有需要的可以下载参考免费下载

  资源简介：采用VHDL语言编写的自动售货机程序。如有需要的可以下载参考

  标签： VHDL 语言 编写 程序

  上传时间： 2016-03-08

  上传用户：gundan

• Quartus2实现的四位进制并行加法器 用VHDL语言实现免费下载

  资源简介：Quartus2实现的四位进制并行加法器 用VHDL语言实现

  标签： Quartus2 VHDL 进制 并行

  上传时间： 2016-05-30

  上传用户：yzhl1988

• 此程序采用VHDL语言免费下载

  资源简介：此程序采用VHDL语言，完成在16位十六进制加法器的基础上将输出进行BCD码转换，实现输出是BCD码的16位二进制加法器

  标签： VHDL 程序 语言

  上传时间： 2016-06-18

  上传用户：小鹏

• 此程序采用VHDL语言免费下载

  资源简介：此程序采用VHDL语言，完成在32位十六进制加法器的基础上将输出进行BCD码转换，实现输出是BCD码的32位二进制加法器

  标签： VHDL 程序 语言

  上传时间： 2016-06-18

  上传用户：songnanhua