虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

您现在的位置是:虫虫下载站 > 资源下载 > VHDL/FPGA/Verilog > 占用资源少的verilog HDL uart接口;采用固定波特率115200

占用资源少的verilog HDL uart接口;采用固定波特率115200

  • 资源大小:3 K
  • 上传时间: 2013-12-28
  • 上传用户:ebay321
  • 资源积分:2 下载积分
  • 标      签: verilog 115200 uart HDL

资 源 简 介

占用资源少的verilog HDL uart接口;采用固定波特率115200,可以修改程序中的分频来修改波特率,模式为1个启始位,8位数据位,1个停止位;带1字节缓存;当缓存空时输出空信号

相 关 资 源