遥感图像是深空探测和近地观测所得数据的重要载体，在军事和社会经济生活领域发挥着重要作用。由于遥感图像数据量巨大，它的存储和传输已成为遥感信息应用中的关键问题。图像压缩编码技术能降低图像冗余度，从而减小图像的存储容量和传输带宽，它的研究对于遥感图像应用具有重要的现实意义。CCSDS图像压缩算法是空间数据系统咨询委员会(CCSDS)提出的图像数据压缩算法。该算法复杂度较低，并行性好，适合于硬件实现，能实现对空间数据的实时处理，从而广泛应用于深空探测和近地观测。对于直接关系到军事战略、经济建设等方面的遥感图像的传输，必须对它进行加密处理。aes加密算法是由美国国家标准和技术研究所(NIST)于2000年发布的数据加密标准，它不但能抵抗各种攻击，保证加密数据的安全性，而且易于软件和硬件实现。本论文对CCSDS图像压缩算法和aes加密算法进行了研究，完成的主要工作包括： (1)研究了CCSDS图像压缩算法的原理和结构，用C语言实现了算法的编解码器，并与SPIHT算法和JPEG2000算法的性能进行了比较。 (2)研究了aes加密算法的原理和结构，用C语言实现了算法的加解密器。 (3)介绍了实现CCSDS图像压缩算法和aes加密算法的FPGA设计所选择的软件开发工具、开发语言和硬件开发平台。 (4)给出了CCSDS编码器的FPGA实现方法和实现性能。 (5)给出了aes加密器的FPGA实现方法和实现性能。 本文设计的CCSDS图像压缩和aes加密FPGA系统运用了流水线设计、高速内存设计、模块并行化设计和模块串行化设计等技术，在系统速度和资源面积上取得了较好的平衡，达到了预期的设计目的。
上传时间： 2013-07-15
上传用户：dylutao
本文以星载图像数据的压缩与加密为背景，对CCSDS图像压缩算法和aes数据加密算法做了深入研究。文章的主要工作包括： (1)实现了CCSDS图像压缩算法的C程序，并且与SPIHT算法和JPEG2000算法在星载图像压缩领域做了简单的对比； (2)对原始CCSDS图像压缩算法进行了改进。实验结果表明，改进后的算法在提升算法性能的同时，降低了算法的复杂度； (3)研究了aes数据加密标准，并实现了该算法的C程序； (4)用VerilogHDL语言实现了CCSDS图像压缩算法和aes数据加密算法的编码器； (5)在FPGA硬件平台上，验证了这两种算法编码器的正确性和有效性。
上传时间： 2013-04-24
上传用户：pwcsoft
2000年10月2日，美国国家标准与技术研究所宣布采用Rijndael算法作为高级加密标准，并于2002年5月26日正式生效，aes算法将在今后很长一段时间内，在信息安全中扮演重要角色。因此，对aes算法实现的研究就成为了国内外的热点，会在信息安全领域得到广泛的应用。用FPGA实现aes算法具有快速、灵活、开发周期短等优点。 本论文就是针对aes加、解密算法在同一片FPGA中的优化实现问题，在深入分析了aes算法的整体结构、基本变换以及加、解密流程的基础上，对aes算法的加、解密系统的FPGA优化设计进行了研究。主要内容为： 1．确定了实现方案以及关键技术，在比较了常用的结构后，采用了适合高速并行实现aes加、解密算法的结构——内外混合的流水线结构，并给出了总体的设计框图。由于流水线结构不适用于反馈模式，为了达到较高的运算速度，该系统使用的是电码本模式(ECB)的工作方式； 2．对各个子模块的设计分别予以详细分析，结合算法本身和FPGA的特点，采用查表法优化处理了字节代换运算，列混合运算和密钥扩展运算。同时，考虑到应用环境的不同，本设计支持数据分组为128比特，密钥长度为128比特、192比特以及256比特三种模式下的aes算法加、解密过程。完成了aes加、解密算法在同一片FPGA中实现的这个系统的优化设计； 3．利用QLJARTUSII开发工具进行代码的编写工作和综合编译工作，在 MODELSIM中进行仿真并给出仿真结果，给出了各个模块和整个设计的仿真测试结果； 4．和其他类似的设计做了横向对比，得出结论：本设计在保证了速度的基础上实现了资源和速度的均衡，在性能上具有较大的优势。
上传时间： 2013-05-25
上传用户：wcl168881111111
本文从aes的算法原理和基于ARM核嵌入式系统的开发着手，研究了aes算法的设计原则、数学知识、整体结构、算法描述以及aes存住的优点利局限性。 针对ARM核的体系结构及特点，对aes算法进行了优化设计，提出了从aes算法本身和其结构两个方面进行优化的方法，在算法本身优化方面是把加密模块中的字节替换运算、列混合运算和解密模块中的逆列混合运算中原来的复杂的运算分别转换为简单的循环移位、乘和异或运算。在算法结构优化方面是在输入输山接口上采用了4个32位的寄存器对128bits数据进行了并行输入并行输出的优化设计；在密钥扩展上的优化设计是采用内部扩展，即在进行每一轮的运算过程的同时算出下一轮的密钥，并把下一轮的密钥暂存在SRAM里，使得密钥扩展与加/解密运算并行执行；加密和解密优化设计是将轮函数查表操作中的四个操作表查询工作合并成一个操作表查询工作，同时为了使加密代码在解密代码中可重用，节省硬件资源，在解密过程中采用了与加密相一致的过程顺序。 根据上述的优化设计，基于ARM核嵌入式系统的ADS开发环境，提出了aes实现的软硬件方案、aes加密模块和解密模块的实现方案以及测试方案，总结了基于ARM下的高效编程技巧及混合接口规则，在集成开发环境下对算法进行了实现，分别得出了初始密钥为128bits、192bits和256bits下的加密与解密的结果，并得剑了正确验证。在性能测试的过程中应用编译器的优化选项和其它优化技巧优化了算法，使算法具有较高的加密速度。
上传时间： 2013-04-24
上传用户：liansi
本文对基于FPGA的CCSDS图像压缩和aes加密算法的实现进行了研究。主要完成的工作有： (1)深入研究CCSDS图像压缩算法，并根据其编码方案，设计并实现了相应的编解码器。从算法性能和硬件实现复杂度两个方面，将该算法与具有类似算法结构的JPEG2000和SPIHT图像压缩算法作比较分析； (2)利用硬件描述语言VerilogHDL实现CCSDS图像压缩算法和aes加密算法； (3)优化算法复杂度较大的功能模块，如小波变换模块等。使用双端口内存模块增加数据读写速度，利用DSP块处理核心运算单元，从而很大程度上提高了模块的运行速度，并降低了芯片的使用面积； (4)设计并实现系统的模块级流水线，在几乎不增加占用芯片面积的情况下，提高了系统的数据吞吐量； (5)在QuartusⅡ和ModelSim仿真环境下对该系统进行模块级和系统级的功能仿真、时序仿真和验证。在硬件系统测试阶段，设计并实现FPGA与PC机的串口通信模块，提高了系统验证的工作效率。
上传时间： 2013-05-19
上传用户：1757122702
基于FPGA加密芯片设计论文（aes和DES算法）
上传时间： 2013-08-29
上传用户：weixiao99
介绍了aes中,SubBytes算法在FPGA的具体实现.构造SubBytes的S-Box转换表可以直接查找ROM表来实现.通过分析SubBytes算法得到一种可行性硬件逻辑电路,从而实现SubBytes变换的功能.
上传时间： 2013-11-30
上传用户：hzy5825468
为了在数据加密工程中推进一步推广aes标准，提高用aes标准加密数据的效率、安全性和灵活性，节省数据加密的软硬件资源，本论文用逻辑代数、二进制数、模2四则运算知识和GF域的四则运算知识对按照aes的数据加密算法Rijndael的具体实现进行了深入仔细地分析研究，提出了实现Rijndael的新方法和新技术，并对相关技术用通俗明确的语句进行了说明。本论文提出的数据加密的实现方法可以应用到实际工程中，具有节省数据加密器的软硬件资源的特点。
上传时间： 2014-12-29
上传用户：新手无忧
基于aes的加密算法具有速度快、强度高、便于实现等优点和ECC加密算法具有密钥分配与管理简单、安全强度高等优点，采用aes加密算法加密大数据块，而用ECC加密算法管理aes密钥，通过集成aes加密算法和ECC加密算法的优点，实现了加密速度快和安全方便管理密钥的优点，有效地解决了密码体制中速度和安全性不能兼顾的问题。
上传时间： 2013-11-26
上传用户：qq521
介绍了aes中,SubBytes算法在FPGA的具体实现.构造SubBytes的S-Box转换表可以直接查找ROM表来实现.通过分析SubBytes算法得到一种可行性硬件逻辑电路,从而实现SubBytes变换的功能.
上传时间： 2014-07-10
上传用户：lacsx
