运用always 块设计一个八路数据选择器。要求：每路输入数据与输出数据均为4 位2进制数，当选择开关(至少3 位)或输入数据发生变化时，输出数据也相应地变
资源简介：运用always 块设计一个八路数据选择器。要求：每路输入数据与输出数据均为4 位2进制数，当选择开关(至少3 位)或输入数据发生变化时，输出数据也相应地变
上传时间： 2015-11-07
上传用户：TF2015
资源简介：每路输入数据与输出数据均为4位2进制数，当选择开关(至少3位)或输入数据发生变化时，输出数据也相应地变化。有兴趣的同学可以进一步扩充系统功能。
上传时间： 2016-07-03
上传用户：weixiao99
资源简介：设计一个字节（8 位）比较器。 要求：比较两个字节的大小，如a[7:0]大于 b[7:0]输出高电平,否则输出低电平,改写测试 模型,使其能进行比较全面的测试 。
上传时间： 2015-11-07
上传用户：manking0408
资源简介：设计一个Java程序编辑器 实验目的：图形界面、线程、流与文件等技术的综合应用。 题意 设计一个图形界面的文档编辑器，实现以下功能： （1） 打开、保存文件。 （2） 查找、替换字符串。 （3） 定时自动更新文件，并创建备份文件。 （4） 将Java关键字...
上传时间： 2017-05-13
上传用户：zhenyushaw
资源简介：一个利用task和电平敏感的always块设计比较后重组信号的组合逻辑的实例。可以看到，利用task非常方便地实现了数据之间的交换，如果要用函数实现相同的功能是非常复杂的；另外，task也避免了直接用一般语句来描述所引起的不易理解和综合时产生冗余逻辑等问题。
上传时间： 2013-12-21
上传用户：WMC_geophy
资源简介：用verilog设计密勒解码器 一、题目： 设计一个密勒解码器电路 二、输入信号： 1． DIN：输入数据 2． CLK：频率为2MHz的方波，占空比为50％ 3． RESET：复位信号，低有效 三、输入信号说明： 输入数据为串行改进密勒码，每个码元持续时间为8μs，即1...
上传时间： 2013-12-02
上传用户：wang0123456789
资源简介：1、 设计内容 设计一个个人日常记账系统：含编号、科目分类（费用分类）、摘要、金额、日期、是收入还是支出、备注等内容。 要求： 1、设计所需的数据，能够进行数据输入； 2、能在视图中显示所有的数据； 3、能够将输入的数据保存为文件，同时能够打开...
上传时间： 2014-01-13
上传用户：zhaiyanzhong
资源简介：完成一个FIR数字滤波器的设计。要求： 1、 基于直接型和分布式两种算法。 2、 输入数据宽度为8位，输出数据宽度为16位。 3、 滤波器的阶数为16阶，抽头系数分别为h[0]=h[15]=0000，h[1]=h[14]=0065，h[2]=h[13]=018F，h[3]=h[12]=035A，h[4]=h[11]=0579，h...
上传时间： 2013-11-28
上传用户：duoshen1989
资源简介：用CASE实现4选1数据选择器 很实用 运用VERILOG
上传时间： 2013-12-20
上传用户：qazxsw
资源简介：3-8译码器设计 4选1数据选择器设计 4位比较器设计 七人表决器设计 计数器设计 交通灯信号控制器设计
上传时间： 2017-08-13
上传用户：Thuan
资源简介：设计一个智力竞赛抢答器，可同时供8名选手或8个代表队参加比赛，他们的编号分别是0、1、2、3、4、5、6、7，各用一个抢答按钮，按钮的编号与选手的编号相对应，分别是So、S1、S2、S3、S4、S5、S6、S7。 ② 给节目主持人设置一个控制开关，用来控制系统的清零(...
上传时间： 2016-04-27
上传用户：sdq_123
资源简介：是一个强大、易用的网络数据 包嗅探器。它能够完整地捕捉到所处局域网中所有计算机的上、下行数 据包，你也可以保存捕捉到的数据包。此软件可用于本地网络安全、网 页设计、局域网管理、网络程序设计...等的辅助工作。
上传时间： 2013-12-22
上传用户：youmo81
资源简介：一个小型贺卡设计及写密码信程序。要求可以录入姓名，能根据不同的选择项设计贺卡图案，或写密码信。各功能用若干个函数来实现。 分析：可以用3个较简单的函数分别实现输出分隔行，输出爱心，写密码信等功能
上传时间： 2017-01-29
上传用户：wyc199288
资源简介：译码器,编码器,数据选择器,电子开关,电源分册
上传时间： 2013-06-11
上传用户：eeworm
资源简介：专辑类-器件数据手册专辑-120册-2.15G 现代集成电路实用手册-译码器-编码器-数据选择器-电子开关-电源分册-258页-5.5M.pdf
上传时间： 2013-04-24
上传用户：zxh1986123
资源简介：用vhdl的4x4的数据选择器，在maxplusII下编译、仿真通过。是构成大型数字电路的重要部件。适合vhdl初学者分析学习。
上传时间： 2015-04-13
上传用户：banyou
资源简介：数据选择器，半加器，3-8译码器vhd源代码。是最近学校的实验内容。我要成会员，所以都发上来供大家参考。
上传时间： 2014-07-07
上传用户：许小华
资源简介：该源程序是软件测试作业答案。要求： 用脚本设计一个可编程的宏录制工具，替代鼠标和键盘的操作，实现对画图程序的测试， 1 、写出宏录制工具的设计文档， 2、编程实现对画图程序中部分菜单功能（不少于4项）的测试以及对部分绘图工具功能（不少于两...
上传时间： 2013-12-19
上传用户：stampede
资源简介：设n个不同的整数排好序后存于T[0:n-1]中。若存在一个下标I,0<I<n,使得t[I]=I,设计一个有效算法找到这个下标。要求算法在最坏情况下的计算时间为O(logn).
上传时间： 2015-07-15
上传用户：jcljkh
资源简介：运用通信API编写串口通信。 功能：1）通过串口进行数据的收发并在接收端显示收到的数据 2）打开串口，关闭串口等 要求：1）可以修改com口、波特率、数据位、停止位、奇偶校验 2）传送的数据桢格式：数据头（FF FF FB） 数据长度 数据 累加和 数据尾（FB ...
上传时间： 2014-12-03
上传用户：chens000
资源简介：设计一个双人对战的五子棋游戏。要求：棋盘最小为8*8 二、设计思路 1、 版面设置 2、 加载相应的响应事件 3、 添加棋子的监听事件程序 4、 实现棋子加载并作出判断 5、 实现双方控制棋子状态的切换 6、 判断胜利一方，并显示状态
上传时间： 2013-12-21
上传用户：dongbaobao
资源简介：基于verilog语言的数据选择器，包括数据选择器的测试模块
上传时间： 2015-09-12
上传用户：黑漆漆
资源简介：设计一个6层电梯控制器。电梯控制器是按照乘客的要求自动上、下的装置。 1、每层电梯入口处设置上下请求开关，电梯内设有顾客到达层次的停站请求开关。 2、设有电梯所处位置指示装置以及电梯运行模式（上升或者下降）指示装置。 3、电梯每秒升降一层楼。 ...
上传时间： 2015-10-25
上传用户：思琦琦
资源简介：设计一个四层楼房全自动电梯控制电路,每层电梯入口设有上下请示开关各一个 VHDL语言 已测试
上传时间： 2013-12-18
上传用户：tzl1975
资源简介：数据选择器的multisim8仿真（逻辑分析仪）
上传时间： 2013-12-27
上传用户：ve3344
资源简介：本频率计采用数据选择器实现对任意周期信号的频率、周期、脉宽、占空比、自检等不同功能输入电路的选择，通过键盘实现了各个功能的选择，最后采用LED动态显示模块将所测的数值显示出来。
上传时间： 2013-11-25
上传用户：小眼睛LSL
资源简介：各种电子器件管脚图,THD-1型数字电路实验箱简介,门电路及参数测试,半加器、全加器,数据选择器,数码比较器,译码器和数码显示器,锁存器和触发器,中规模计数器,双向移位寄存器,三态门和数据总线,半导体存储器,多谐振荡器,单稳态触发器,CMOS门电路及集成施密特触...
上传时间： 2013-12-19
上传用户：heart520beat
资源简介：这是用Verilog HDL编好的2选一数据选择器 可以直接使用 没有密码
上传时间： 2014-01-25
上传用户：pkkkkp
资源简介：8选1数据选择器行为建模及测试Verilog代码
上传时间： 2016-06-10
上传用户：英雄
资源简介：多功能数字钟的设计。要求：使用单片机实现智能数字钟，应该具有以下功能： 1，能动态显示年月日、时分秒（用LCD液晶显示），误差小于±10％； 2，具有闹钟功能； 3，重要事件提醒功能； 4，液晶显示具有反显选择功能。 摘 要 多功能数字钟在电子产品...
上传时间： 2014-01-05
上传用户：frank1234
